Fabrication, caractérisation et modélisation de dispositifs mémoire décananométrique à nanocristaux de silicium sur substrat SOI

Fabrication, characterization and modeling of silicon nanocrystal based memory devices in the decananometer range on SOI substrate

• Auteur / Autrice : Gabriel Molas
• Direction : Gérard Ghibaudo, Barbara De Salvo
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance en 2004
• Etablissement(s) : Grenoble INPG

Résumé

Le marché des mémoires non-volatiles est en pleine explosion. En 1998, la haute densité était représentée par des modèles de 64Mbits. Aujourd'hui, elle correspond à des mémoires de plusieurs Gigabits. Il est essentiel de noter que la réduction des dimensions s'accompagne de la diminution du nombre d'électrons nécessaire pour coder un bit, on se rapproche donc naturellement vers des mémoires à un électron. Dans ce contexte, il devient urgent d'adresser les limites physiques des dispositifs mémoire à stockage de charge. Ce travail porte ainsi sur l'étude de mémoires de dimensions décananométriques à nanocristaux de silicium sur substrat SOI, fonctionnant avec un nombre réduit d'électrons. Nous présentons tout d'abord les performances de tel dispositifs, soulignant leur fort potentiel. A partir de cette étude, nous mettons en outre en évidence des effets de canal court et de canal étroit sur les performances des mémoires. Puis nous mettons en évidence sur les caractéristiques électriques l'apparition de phénomènes mono-électroniques, c'est-à-dire de chargement électron par électron de la grille flottante. Ces phénomènes sont amplement étudiés puis analysés à partir de modèles et de simulations numériques. Nous démontrons également que les phénomènes mono-électroniques, de par leur caractère stochastique, sont responsables de dispersions des caractéristiques (temps de rétention et fenêtre de programmation). Enfin nous présentons une étude de ces dispositifs à basse température, en mettant en évidence de la conduction par blocage de Coulomb et tunnel résonant, et nous étudions l'impact du chargement électron par électron de la grille flottante sur les résonances observées.

Currently, the market of non-volatile memories is in full swing. In 1998, the high density sector was represented by 64Mbits arrays, while it corresponds nowadays to several Gb memories. It is crucial to highlight that downscaling goes with a reduction of the number of electron necessary to code one memory bit. In that way, we progressively tend to single electron memories. In this context, it becomes urgent to address the physical limits of charge storage based memory devices. This work concerns the study of nanocrystal based ultra-scaled memory devices on SOI substrate, using a reduced number of electrons. We present the performances of these devices, highlighting their strong potential. Based on this study, we put in evidence short and narrow channel effects on the memory performances. Then we show the appearance of single electron effects, corresponding to the charging of one single electron in the floating gate. These phenomena are fully investigated, based on analytical models and numerical simulations. We also demonstrate that these single electron effects, due to their stochastic property, are responsible for dispersions of the electrical characteristics (retention time and programming window). Finally, we present a study of these devices at low temperatures, putting in evidence Coulomb blockade phenomena and resonant tunneling, and we study the impact of the single electron charging of the floating gate on the so observed resonances.