Caractérisation et modélisation des transistors CMOS des technologies 50 nm et en deçà

Characterization and modeling of 50nm and below CMOS transistors technologies

• Auteur / Autrice : Krunoslav Romanjek
• Direction : Gérard Ghibaudo
• Type : Thèse de doctorat
• Discipline(s) : Physique des composants
• Date : Soutenance en 2004
• Etablissement(s) : Grenoble INPG

Résumé

L'objet de ce mémoire est de présenter le travail effectué au cours de cette thèse qui était de caractériser électriquement et de modéliser le transport électrique de trois architectures de transistors MOS pour des filières 50nm et en deçà: CMOS Si à oxyde ultrafin, nMOS Si:C et pMOS SiGe. Afin d'étudier les effets de canaux courts sur ces dispositifs nous avons proposé et/ou optimisé plusieurs procédures d'extraction de paramètres ainsi que plusieurs modèles physiques analytiques décrivant le comportement des principaux paramètres électriques de ce type de transistors aux longueurs de grille décananométriques. Ainsi, une méthode expérimentale complète et un modèle pour la partition du courant de grille ont été validés pour les transistors à oxyde ultrafin. Une optimisation de la méthode Split Cpour les canaux courts a été validée donnant de précieux renseignements sur la mobilité des transistors MOS ultracourts. Un modèle a été validé pour le bruit 1ff des transistors à canal enterré Si Ge sub-O, 11Jm. Toutes ces méthodes nous ont permis de montrer que les transistors à oxyde ultrafins gardaient de très bonne propriétés de transport électrique jusqu'à 30nm de longueur de grille, que les nMOS Si:C était une alternative fiable au fort dopage canal pour contrôler les effets de canaux courts des nMOS sub-O, 1IJm et que les pMOS SiGe avaient un niveau de bruit 1ff plus faible en forte inversion même aux longueurs de grille décanamométriques.

The object of this thesis manuscript is to present our work which was to characterize electrically and to model the electric transport of three 50nm CMOS architectures: ultrathin oxide CMOS, Si:C nMOS and SiGe pMOS. Ln order to study the short channel effects on these devices we proposed andfor optimized several parameter extraction procedures as weil as several analytical physical models describing the behavior of the principal electric parameters of this type of transistors down to decananometric channellengths. Thus, a complete experimental method and a model for the partition of the gate current were validated for the ultrathin oxide transistors. An optimization of the Split C-V method for short channels was validated giving valuable information on the mobility of ultrashort MOSFETs. A model was validated for the 1ff noise for sub-O. 1IJm SiGe pMOS. Ali these methods enabled us to show that the transistors with a ultrathin oxide kep an very good properties of electric transport down to 30nm channellength, that the Si:C nMOS are a reliable alternative to control the short channel effects of sub-O. 1IJm nMOS and that the SiGe pMOS has a smaller 1ff noise ln strong inversion even at decanamometric channellengths.