Modélisation compacte de l'effet des radiations naturelles des dispositifs sub-28nm pour des applications automobiles et aéronautiques

Compact modeling of the effect of natural radiations on sub-28nm devices for aeronautic and automobile application

• Auteur / Autrice : Neil Rostand
• Direction : Guillaume Hubert, Sébastien Martinie
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanosystèmes
• Date : Soutenance le 19/11/2019
• Etablissement(s) : Toulouse, ISAE
• Ecole(s) doctorale(s) : École doctorale Génie électrique, électronique, télécommunications et santé : du système au nanosystème (Toulouse ; 1999-....)
• Partenaire(s) de recherche : Equipe de recherche : Équipe d'accueil doctoral Optronique, laser, imagerie physique, environnement Spatial (Toulouse, Haute-Garonne)
• Partenaire(s) de recherche : Laboratoire : Office national d'études et recherches aérospatiales (France). Département Physique, Instrumentation, Environnement, Espace (2017-....)
• Jury : Président / Présidente : Patrick Austin
• Jury : Examinateurs / Examinatrices : Guillaume Hubert, Patrick Austin, Jean-Luc Autran, Jean Luc Leray, Raoul Velazco, Karine Castellani-Coulié
• Jury : Rapporteurs / Rapporteuses : Jean-Luc Autran, Jean Luc Leray

Mots clés

Mots clés contrôlés

Transistors MOSFET

Mots clés libres

Modélisation

MOSFET

Effets transitoires singuliers

Effet de dose cumulée

Modeling

MOSFET

Single event effects

Total ionizing dose

Résumé

L’objectif de cette thèse était le développement de modèles SET (Single Event Transient) et TID (Total Ionizing Dose) pour les MOSFETs de technologies fortement intégrées, reposant notamment sur la technologie SOI. Ces modèles devaient respecter les standards de la modélisation compacte afin d’assurer leur utilisation dans les simulateurs de circuits SPICE (ELDO, SPECTRE, PSPICE …) tout en assurant la justesse du contenu physique. Le langage d’implémentation est alors le Verilog-A. En 1A, l’investigation physique des SET a été effectuée à l’aide de simulations TCAD. Cette tâche a supporté le développement d’un premier modèle physique SET (validé par la TCAD) adapté aux technologies BULK.En 2A, le modèle physique a été rendu compact et implémenté en Verilog-A. Ce travail a nécessité le développement d’une méthode d’implémentation faisant appel à la considération d’un circuit électrique équivalent au phénomène SET. Le modèle ainsi implémenté en SPICE a été capable de prédire l’occurrence de SEUs (Single Event Upset) dans les mémoires et des erreurs plus fonctionnelles dans les registres à décalage. En parallèle, l’investigation physique du TID a été effectuée à l’aide simulations TCAD. Par ailleurs, les effets TID ont été modélisés et implémentés dans le modèle standard compact LETI – UTSOI décrivant le fonctionnement des transistors FDSOI. Le modèle a été validé à l’aide de simulations TCAD et a été utilisé pour extraire les paramètres TID sur des MOSFETs FDSOI irradiés au CEA/DAM.En 3A, un modèle compact SET pour technologies fortement intégrées (reposant sur la technologie SOI) a été développé. Ce modèle prend en compte l’amplification bipolaire inhérente à ce type de structure ainsi que la morphologie 3D de la charge générée par la particule ionisante. Des validations TCAD de ce modèle ont été effectuées. Par ailleurs, ce modèle SET a été interfacé avec le simulateur multi-physiques MUSCA SEP3 afin d’estimer le risque SEE sur des matrices mémoires FDSOI. L’apport du modèle SET a été mis en évidence dans la fiabilité de cette estimation.

The purpose of the PhD was to develop ''Single Event Transient''(SET) and ''Total Ionizing Dose'' (TID) models for sub-28nm MOS technologies. These models have been developed according to standards of compact modeling in order to be used into SPICE simulators (ELDO, SPECTRE, PSPICE ...) while main physical features are taken into account. The implementation has been done in Verilog-A langage.During the first year, SET physical investigation has been done performing TCAD simulations. It supported model development of SET applied to BULK technologies. During the second year, this model has been turned into a compact model and implemented in Verilog-A, which required the development of an implementation method involving equivalent electrical circuit. The resulting model has been able to predict ''Single Event Upsets'' (SEUs) in memories and functional errors in shift registers. Moreover, physical investigation of TID has been performed through TCAD simulations of FDSOI MOSFETs. TID effects have been included into standard FDSOI transistor model LETI-UTSOI. The model has been validated through TCAD simulations and has been used to extract TID parameters on experimental devices irradiated in CEA/DAM. The third year has been partly dedicated to SET model development for very integrated technologies (relying on SOI technology).This model takes bipolar amplification into account as well as 3D charge deposit morphology induced by the ionizing particle. TCAD validations have been performed in order to validate the model. Moreover, this model has been included into multi-physics simulator MUSCA SEP3 in order to assess SEE risk in FDSOI memory matrix. it has been found that the physical features the model is able to model can influence reliability of this assessment.