Optimisation de l'efficacité énergétique en 28 nm-FD-SOI : conception de circuits d'horloge adaptative et de mesure puissance-température pour systèmes numériques sur puces

Energy efficiency optimization in 28 nm FD-SOI : circuit design for adaptive clocking and power-temperature aware digital SoCs

• Auteur / Autrice : Martin Cochet
• Direction : Jean-Luc Autran, Fady Abouzeid, Sylvain Clerc
• Type : Thèse de doctorat
• Discipline(s) : Sciences pour l'ingénieur. Micro et nanoélectronique
• Date : Soutenance le 06/12/2016
• Etablissement(s) : Aix-Marseille
• Ecole(s) doctorale(s) : École Doctorale Sciences pour l'ingénieur : Mécanique, Physique, Micro et Nanoélectronique (Marseille)
• Partenaire(s) de recherche : Laboratoire : Institut Matériaux Microélectronique Nanosciences de Provence (Marseille ; Toulon ; 2008-….)
• Partenaire(s) de recherche : Société : STMicroelectronics
• Jury : Président / Présidente : Hervé Barthélemy
• Jury : Examinateurs / Examinatrices : Christian Pacha, Borivoje Nikolić
• Jury : Rapporteurs / Rapporteuses : Wim Dehaene, Édith Beigné
• DOI : 10.70675/02a57407z3126z44afz8b2fz0b34579b21f0

Mots clés

Mots clés contrôlés

Économies d'énergie

Systèmes sur puce

Circuits d'horloge

Étalons de fréquence

Mots clés libres

Multiplieur de fréquence

Capteur de température

Fd-Soi

Gestion de consommation

Mesure de consommation

Basse tension

Internet des objets

Frequency mutliplier

Temperature sensor

Fd-Soi

Power management

Power monitoring

Low voltage

Internet of things

Résumé

L'efficacité énergétique est devenue une métrique clé de la performance des systèmes sur puce numériques, en particulier pour les applications tirant leur énergie de batteries ou de l'environnement. La miniaturisation technologique n'est plus suffisante pour atteindre les niveaux de consommation requis. Ce travail de recherche propose ainsi de nouvelles conceptions de circuits pour la génération d'horloge flexible, la mesure de puissance et de température ainsi que l'intégration de ces blocs au sein de systèmes sur puce complets.Le multiplieur de fréquence innovant en boucle ouverte proposé permet l'adaptation rapide de la fréquence générée (53MHz 0.5V - 889MHz 0.9 V). Sa surface réduite (981µm2) et faible consommation (0.45pJ/cycle à 0.5 V) facilitent son intégration dans des systèmes à basse consommation. Le capteur de puissance instrumente un convertisseur de tension switched-capacitor; validé sur deux architectures différentes, il permet une mesure de la puissance d'entrée et de sortie avec une précision de 2.5% à 6%. Enfin, un nouveau principe de capteur de température est proposé. Il exploite une méthode de calibration par body-biasing sur caisson n et un système numérique intégré pour la compensation de non-linéarité. Enfin, cette thèse illustre la manière dont ces circuits peuvent être intégrés pour assurer la gestion de consommation de systèmes complexes. Un travail de modélisation du body-biasing est proposé, illustrant sa complémentarité avec la gestion de tension d'alimentation. Puis trois exemples de stratégies de gestion de la consommation sont proposées au sein de systèmes complets.

Energy efficiency has become a key metric for digital SoC, especially for applications relying on batteries or energy harvesting. Hence, this work proposes new designs for on-chip flexible clock generator, power monitor and temperature sensor as well as the integration of those blocks within complete SoC.The novel open-loop clock multiplier architecture enables fast frequency scaling and is implemented to operate on the same voltage-frequency range as a digital core ((53MHz 0.5V - 889MHz 0.9 V). The achieved extremely low area (981µm2) and power consumption 0.45pJ/cycle 0.5 V) also ease its integration within low power SoC. The proposed power monitor instruments switched capacitor DC-DC converters, which are standard components of low voltage SoCs. The monitor has been demonstrated over two different converters topologies and provides a measurement of both the converter input and output power within 2.5% to 6% accuracy. Last, a new principle of temperature sensor is proposed. It leverages single n well body-biasing for calibration and integrated digital logic for large non-linearity correction. It is expected to achieve within 1C accuracy 0.1nJ / sample and 225 µm2 probe area. Then, this work illustrates how those circuits can be integrated within complex SoCs power management strategies. First, a modeling study of body biasing highlights the benefits it can provide in complement to voltage scaling, accounting for a wide temperature range. Last, three example of power management are proposed at SoC level.