Développement et caractérisation d'architectures mémoires non volatiles pour des applications basse consommation

Development and characterization of non volatile memories architectures for low power applications

• Auteur / Autrice : Jonathan Bartoli
• Direction : Frédéric Lalande
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance le 11/12/2015
• Etablissement(s) : Aix-Marseille
• Ecole(s) doctorale(s) : École Doctorale Sciences pour l'ingénieur : Mécanique, Physique, Micro et Nanoélectronique (Marseille)
• Partenaire(s) de recherche : Laboratoire : Institut Matériaux Microélectronique Nanosciences de Provence (Marseille ; Toulon ; 2008-….)
• Partenaire(s) de recherche : Entreprise : STMicroelectronics
• Jury : Président / Présidente : Olivier Bonnaud
• Jury : Examinateurs / Examinatrices : Jérémy Postel-Pellerin, Arnaud Régnier
• Jury : Rapporteurs / Rapporteuses : Pascal Masson, Gilles Micolau
• DOI : 10.70675/0d800edczf078z4917za55bz0a1adbf266b2

Mots clés

Mots clés contrôlés

Hiérarchie de mémoire (informatique)

Ordinateurs -- Circuits

Consommation d'énergie

Architecture -- Informatique

Mots clés libres

Mémoires non volatiles

Caractérisation électrique

Consommation de courant

Procédé de fabrication

Transistor vertical

Non volatile memories

Electrical characterization

Current consumption

Process flow

Vertical transistor

Résumé

Avec l'évolution des technologies et le développement des objets connectés, la consommation des circuits est devenue un sujet important. Dans cette thèse nous nous concentrons sur la consommation des mémoires non volatiles à piégeage de charge. Afin de diminuer la consommation, différentes architectures ont vu le jour comme les mémoires 2T ou Split Gate. Nous proposons deux nouvelles architectures de mémoires permettant la diminution de la consommation par rapport à une mémoire Flash standard. La première, appelée ATW (Asymmetrical Tunnel Window), est composée d'une marche d'oxyde au niveau de son oxyde tunnel qui lui permet d'être moins consommatrice qu'une mémoire Flash standard. Une seconde architecture mémoire appelée eSTM (embedded Select Trench Memory) est aussi présentée. Son principal atout est la présence de son transistor de sélection qui est indispensable pour avoir une faible consommation. Grâce à son architecture, cette cellule est bien meilleure que l'architecture proposée précédemment (ATW). Une dernière étude a été réalisée afin d'optimiser le procédé de fabrication de la mémoire eSTM pour le rendre plus robuste.

With the evolution of technologies and the development of connected objects, the circuit consumption is becoming an important subject. In this thesis, we focus on the consumption of trap-charge non-volatile memories. To decrease the consumption, different architectures have emerged, like 2T or Split Gate memories. We propose two new memory architectures allowing to decrease the consumption compared to the standard Flash memory. The first, called ATW (Asymmetrical Tunnel Window), is composed of an oxide step in the tunnel oxide which allows to be less consumer than a standard Flash memory. A second memory architecture called eSTM (embedded Select Trench Memory) is also presented. Its main advantage is its select transistor which is essential to obtain a lower consumption. Thanks to its architecture, this cell is better than the previously proposed architecture (ATW). The last study has been performed to optimize the process flow of the eSTM memory to make it more robust.