Capteurs d’images CMOS à haute résolution à Tranchées Profondes Capacitives

High-resolution CMOS image sensor integrating Capacitive Deep Trench Isolation

• Auteur / Autrice : Benoit Ramadout
• Direction : Guo Neng Lu, François Roy
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance le 10/05/2010
• Etablissement(s) : Lyon 1
• Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
• Partenaire(s) de recherche : Laboratoire : Institut des Nanotechnologies de Lyon (Villeurbanne -Ecully, Rhône ; 2007)
• Jury : Président / Présidente : Patrick Garda
• Jury : Examinateurs / Examinatrices : Matteo Valenza
• Jury : Rapporteurs / Rapporteuses : Sorin Cristoloveanu, Pierre Magnan
• DOI : 10.70675/4a29df98ze606z4254z895bz28e9ad2e2c79

Mots clés

Mots clés contrôlés

Capteurs d'images CMOS

Méthodes multigrilles (analyse numérique)

Simulation par ordinateur

Photodiodes

Mots clés libres

Capteur d’image CMOS

Tranchée Profonde Capacitive

Transistor multi-grille

TCAD

Simulation

Caractérisation

Intégration des procédés de fabrication

CMOS image sensor

Capacitive Deep Trench

Multi-gate transistor

TCAD

Simulation

Characterization

Process integration

Résumé

Les capteurs d'images CMOS ont connu au cours des six dernières années une réduction de la taille des pixels d'un facteur quatre. Néanmoins, cette miniaturisation se heurte à la diminution rapide du signal maximal de chaque pixel et à l'échange parasite entre pixels (diaphotie). C'est dans ce contexte qu'a été développé le Pixel à Tranchées Profondes Capacitives et Grille de Transfert verticale (pixel CDTI+VTG). Basé sur la structure d'un pixel « 4T », il intègre une isolation électrique par tranchées, une photodiode profonde plus volumineuse et une grille verticale permettant le stockage profond et le transfert des électrons. Des procédés de fabrication permettant cette intégration spécifique ont tout d'abord été développés. Parallèlement, une étude détaillée des transistors du pixel, également isolés par CDTI a été menée. Ces tranchées capacitives d'isolation actionnées en tant que grilles supplémentaires ouvrent de nombreuses applications pour un transistor multi-grille compatible avec un substrat massif. Un démonstrateur de 3MPixels intégrant des pixels d'une taille de 1.75*1.75 μm² a été réalisé dans une technologie CMOS 120 nm. Les performances de ce capteur ont pu être déterminées, en particulier en fonction de la tension appliquée aux CDTI. Un bas niveau de courant d'obscurité a tout particulièrement été obtenu grâce à la polarisation électrostatique des tranchées d'isolation

CMOS image sensors showed in the last few years a dramatic reduction of pixel pitch. However pitch shrinking is increasingly facing crosstalk and reduction of pixel signal, and new architectures are now needed to overcome those limitations. Our pixel with Capacitive Deep Trench Isolation and Vertical Transfer Gate (CDTI+VTG) has been developed in this context. Innovative integration of polysilicon-filled deep trenches allows high-quality pixel isolation, vertically extended photodiode and deep vertical transfer ability. First, specific process steps have been developed. In parallel, a thorough study of pixel MOS transistors has been carried out. We showed that capacitive trenches can be also operated as extra lateral gates, which opens promising applications for a multi-gate transistor compatible with CMOS-bulk technology. Finally, a 3MPixel demonstrator integrating 1.75*1.75 μm² pixels has been realized in a CMOS 120 nm technology. Pixel performances could be measured and exploited. In particular, a low dark current level could be obtained thanks to electrostatic effect of capacitive isolation trenches