Susceptibilité des mémoires embarquées volatiles et non-volatiles aux injections de fautes : modèles et durcissement

Susceptibility of volatile and non-volatile embedded memories to fault injection: models and hardening

• Auteur / Autrice : Ziling Liao
• Direction : Philippe Maurine
• Type : Projet de thèse
• Discipline(s) : SYAM - Systèmes Automatiques et Micro-Électroniques
• Date : Inscription en doctorat le 09/10/2023
• Etablissement(s) : Université de Montpellier (2022-....)
• Ecole(s) doctorale(s) : École doctorale Information, Structures, Systèmes (Montpellier ; 2015-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'informatique, de robotique et de micro-électronique (Montpellier ; 1992-....)
• Partenaire(s) de recherche : Equipe de recherche : Département Microélectronique

Mots clés

Mots clés libres

Mémoires

Injection de fautes

Circuits intégrés

Sécurité

Integrated Circuits

Hardware security

Embedded memories

Fault injection

Résumé

De nos jours, la mise en œuvre de protocoles de sécurité s'appuie essentiellement sur des dispositifs intégrés sur lesquels reposent de nombreuses menaces dont les attaques par injections de fautes. Comprendre et modéliser les phénomènes conduisant à l'induction de fautes est donc un enjeu important pour sécuriser les dispositifs intégrés. Les mémoires embarquées volatiles et non volatiles présentent une grande susceptibilité aux attaques par injection de fautes. Elles constituent donc un point de pénétration important dans les dispositifs de sécurité pour les attaquants. Malheureusement, les mécanismes d'induction de fautes sont mal connus et ce tout particulièrement dans le cas de menaces récentes comme l'injection de fautes par impulsions électromagnétiques (EMFI) ou par impulsion de tension dans le substrat (BBI). Ce constat est d'autant plus criant lorsque l'on considère des technologies CMOS avancées ou émergentes. L'objectif de la thèse sera donc d'établir dans une premier temps une compréhension fine des mécanismes d'induction de fautes dans les mémoires embarquées usuelles (RAM, flash) et émergentes (MRAM). Dans un second temps, des dispositifs de protection ou durcissement devront être proposés et validés.

Nowadays, the implementation of security protocols relies mainly on integrated devices on which are threatened by many attacks like fault injection attacks. Understanding and modeling the phenomena leading to the induction of faults is therefore an important issue to secure integrated devices. Volatile and non volatile embedded memories are highly susceptible to fault injection attaques. They are therefore an important entry point into security devices for attackers. Unfortunately, the fault induction mechanisms are poorly known, especially in the case of recent threats like the electromagnetic fault injection or body bias injection. This is all the more the case when considering advanced or emerging CMOS techniques. The objective of the thesis will be To establish a fine understanding of fault induction mechanisms in standard embedded memories (RAM, flash) and emerging memories (MRAM, ...). Secondly, hardening solutions must be defined and validated.