Étude et optimisation de l’interaction processeurs-architectures reconfigurables dynamiquement

par Faten Ben Abdallah Manai

Thèse de doctorat en Traitement du signal et télécommunications Traitement du signal et télécommunications

Sous la direction de Olivier Sentieys et de Ammar Bouallegue.


  • Résumé

    Les applications déployées dans le domaine de l'embarqué, deviennent de plus en plus complexes. L’apparition des architectures reconfigurables dynamiquement (ARD) associant haute performance et grande flexibilité, a fait que les dernières générations d’architectures associent un ou plusieurs processeurs à une ou plusieurs ARD. Ces architectures présentent un bon compromis coût/performances. Cette thèse s'inscrit dans cette thématique et a pour objectif d'apporter une modélisation de ces architectures ainsi que des méthodologies permettant d'exploiter leurs potentiels de performances. En utilisant les modèles de performances proposés, une méthodologie permettant de déterminer le couplage CPU/ARD adéquat est présentée. Nous utilisons ces modèles dans un flot de développement plus général afin de permettre un partitionnement temporel. Afin de valider nos travaux, nous présentons l’implémentation d'un démodulateur DVB et d'un récepteur WCDMA sur une architecture hybride.

  • Titre traduit

    Study and optimization of dynamically reconfigurable architectures and processors coupling


  • Résumé

    New applications deployed in embedded systems, have become more complicated and so require more resources to accelerate calculation. Furthermore, apparition of Dynamic Reconfigurable Architectures (DRA), giving high performances and flexibility, has led to the association of one or more processors to one or more DRA. These new architectures permit interesting calculation cost/performance compromise. This thesis presents a new and precise modelization for these architectures. First, this document details a modelization of information exchange process between a processor and a reconfigurable unit. Using the proposed models, we present a methodology that allows the determination of the CPU/ARD coupling. In the second part, we introduce these performance criteria in the hybrid-architecture software development flow to permit an automatic timing partitioning. The validation of work is done the implementation of a DVB demodulator and a WCDMA receiver on an hybrid architecture.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (VIII-157 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. [143]-148

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Rennes 1. Service commun de la documentation. BU Beaulieu.
  • Disponible pour le PEB
  • Cote : TA RENNES 2009/66
  • Bibliothèque : Centre de recherche INRIA Rennes - Bretagne Atlantique. Service IST.
  • Disponible pour le PEB
  • Cote : C.2 - BEN
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.