Le moteur de recherche
des thèses françaises
'%3e%3cpath%20style='fill:%2300a0dc;fill-opacity:1;stroke:none;stroke-width:.144606;stroke-opacity:1;stop-color:%23000'%20d='M41.8%20100.088H52.28c.46%200%20.831.421.831.945v10.25c0%20.524-.37.946-.831.946H41.8c-.46%200-.831-.422-.831-.945v-10.251c0-.524.37-.945.831-.945z'/%3e%3cpath%20d='m47.072%20102.02-4.87%202.656%204.87%202.657%203.985-2.174v3.06h.885v-3.543m-7.969%201.851v1.771l3.1%201.691%203.098-1.691v-1.77l-3.099%201.69z'%20style='fill:%23fff;fill-opacity:1;stroke-width:.442726'/%3e%3ccircle%20style='fill:%23009f1d;fill-opacity:1;stroke:%23fff;stroke-width:.379704;stroke-linecap:round;stroke-linejoin:round;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1;stop-color:%23000'%20cx='54.151'%20cy='101.224'%20r='3.451'/%3e%3cpath%20d='m55.669%2099.387.659.664-3.075%203.104-1.634-1.649.66-.663.974.979%202.416-2.435'%20style='fill:%23fff;fill-opacity:1;stroke:none;stroke-width:.30061;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1'/%3e%3c/g%3e%3c/svg%3e)
Conception et étude d'une architecture parallèle à réseau linéaire de processeurs et mémoires CAM pour le traitement d'image
| Auteur / Autrice : | Eril Mozef |
| Direction : | Serge Weber |
| Type : | Thèse de doctorat |
| Discipline(s) : | Instrumentation et micro-électronique |
| Date : | Soutenance en 1997 |
| Etablissement(s) : | Nancy 1 |
| Partenaire(s) de recherche : | autre partenaire : Université Henri Poincaré Nancy 1. Faculté des sciences et techniques |
Résumé
Les travaux sur l'extraction des caractéristiques d'objets d'une image nous ont amenés à la conception d'une architecture dédiée à l'étiquetage. Ce dernier, par ses propriétés à la fois locales et globales, représente une opération particulièrement coûteuse en temps d'exécution pour une approche séquentielle. Dans le cadre d'une approche parallèle, il a été montré que la complexité d'étiquetage est inversement proportionnelle au nombre de processeurs et que de nombreuses solutions existantes utilisent un nombre important de processeurs pour réduire cette complexité. Pour concevoir une architecture parallèle optimale, il faut tenir compte du critère produit "Processeur x Temps" notamment si l'implantation VLSI de l'architecture est envisagée. L'objectif de la première partie de ce travail a été d'aboutir à une architecture parallèle dédiée à l'étiquetage à faible produit et bon compromis "Processeur x Temps". Pour ce faire, nous avons adapté l'algorithme de Maresca implanté sur une structure 2D de processeurs, Polymorphic-Torus. Le résultat nous a conduit à une structure 1D de processeurs à mémoire CAM. [. . . ]