Implémentation temps-réel d'un récepteur Quasi-Cyclic Short Packet

Real-Time implementation of Quasi-Cyclic Short Packet Receiver

• Auteur / Autrice : Camille Monière
• Direction : Emmanuel Boutillon, Bertrand Le Gal
• Type : Thèse de doctorat
• Discipline(s) : Mathématiques et Sciences et Technologies de l’Information et de la Communication. Spécialité : Électronique
• Date : Soutenance le 04/01/2023
• Etablissement(s) : Lorient
• Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication (Rennes)
• Partenaire(s) de recherche : Laboratoire : Laboratoire en sciences et techniques de l'information, de la communication et de la connaissance - Laboratoire des sciences et techniques de l'information- de la communication et de la connaissance / Lab-STICC
• Jury : Président / Présidente : Bertrand Granado
• Jury : Examinateurs / Examinatrices : Christophe Jego
• Jury : Rapporteurs / Rapporteuses : Claire Goursaud-Brugeaud, Matthieu Gautier

Mots clés

Mots clés contrôlés

Temps réel (informatique)

Systèmes de communication sans fil

Économies d'énergie

Internet des objets

Commutation de paquets

Mots clés libres

Réseaux Étendus à Faible Puissance

Real-Time Implementation

CCSK

Small Packets

Low Power Wide Area Network

Hardware

Software

Résumé

Dans les communications sans fil, la détection et la synchronisation des trames sont généralement effectuées à l’aide d’un préambule. Celui-ci consomme une quantité de bande passante et de ressources non négligeables lors de l’envoie de petits paquets de données. Récemment, un nouveau type de trame sans préambule appelé Quasi Cyclic Short Packet (QCSP) a été proposé. Cette thèse étudie les possibilités de mise en œuvre temps-réel de la chaine de communication QCSP. À cette fin, les algorithmes sont détaillés, tant en émission qu’en réception, puis, lorsque cela est possible, optimisés. De plus, la tâche la plus critique du récepteur, la détection, est étudiée en profondeur. Différents niveaux de parallélisme et stratégies d’implémentation sont détaillés pour des implémentations logicielles, mais aussi matérielles. Plusieurs compromis entre le débit et l’utilisation des ressources sont également discutés. Enfin, des expériences grandeur nature sont présentées. Ainsi, la thèse démontre que les processus d’émission et de réception d’une trame QCSP sont réalisables à un faible coût matériel, ce qui rend la trame QCSP attrayante pour les réseaux étendus à faible puissance (LPWAN).

In wireless communications, frame detection and synchronization are usually performed using a preamble. This preamble consumes a significant amount of bandwidth and resources when data packets sent are small. Recently, a new kind of preamble-less frame called Quasi Cyclic Short Packet (QCSP) has been proposed. This thesis investigates the possibilities of real-time implementation of the QCSP communication chain. To this end, the algorithms are detailed, both in transmission and reception, and then, where possible, optimized. In addition, the most critical task of the receiver, the detection, is studied in depth. Different levels of parallelism and implementation strategies are detailed for both software and hardware implementations. Several trade-offs between throughput and resource utilization are also discussed. Finally, full-scale experiments are presented. Thus, the thesis demonstrates that the process of transmitting/receiving a QCSP frame is feasible at a low hardware cost, which makes the QCSP frame attractive for low power wide area networks (LPWAN).