Mémoires notifiantes pour applications flux-de-données sur machines parallèles à mémoire partagée

Notifying Memories for Dataflow Applications on Shared-Memory Parallel Computer

• Auteur / Autrice : Alemeh Ghasemi
• Direction : Jean-Philippe Diguet, Kévin Martin
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance le 18/05/2022
• Etablissement(s) : Lorient
• Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication (Rennes)
• Partenaire(s) de recherche : Laboratoire : Laboratoire en sciences et techniques de l'information, de la communication et de la connaissance - Laboratoire des sciences et techniques de l'information- de la communication et de la connaissance / Lab-STICC
• Jury : Président / Présidente : Jean-François Nezan
• Jury : Examinateurs / Examinatrices : Midia Reshadi, Alix Munier-Kordon
• Jury : Rapporteurs / Rapporteuses : Frédéric Rousseau, Jocelyn Sérot

Mots clés

Mots clés contrôlés

Parallélisme (informatique)

Mémoire partagée répartie

Architecture dataflow

Mots clés libres

Synchronisation

Shared Memory

Dataflow

Synchronisation

Résumé

Les machines parallèles à mémoire partagée (SMP) constituent une solution pratique pour mettre en œuvre des architectures multiprocesseurs puisqu'elles proposent une vue unifiée de la mémoire aux programmeurs ce qui facilite le développement des applications, au prix d'un mécanisme coû- teux de cohérence de cache. Par ailleurs, les modèles de calcul flux-de-données offrent aux développeurs l'expressivité pour spécifier des applications complexes, en explicitant le parallélisme, permettant ainsi d'exploiter les ressources disponibles. Cependant, une implémentation d'une application flux-de-données sur SMP nécessite de nombreuses synchronisations qui impliquent la cohérence de cache et pénalisent les performances. Cette thèse s'intéresse à la compréhension des sources d’inefficacité dans l'exécution de ces applications et propose des techniques qui s'appuient sur la synchronisation exprimée dans le modèle pour en améliorer les performances. Tout d'abord, nous avons extrait les caractéristiques des applications selon plusieurs métriques, puis nous avons évalué deux techniques de gestion mémoire, Copy-on-Write et Non-Temporal Memory, pour soulager la pression sur la mémoire. Enfin, en contribution principale, nous proposons une unité matérielle spécialisée, proche de la mémoire, appelée NM4SMP (Notifying Memory for SMP) permettant d'accélérer les applications flux-de-données en y intégrant les règles de déclenchement des calculs. L'approche est validée sur des applications dites statiques et reconfigurables. Les résultats montrent une accélération de 1,23 et une économie d'énergie de 15% pour une plateforme basée sur des processeurs Intel et plusieurs applications réelles.

Symmetric Shared-memory multiprocessor~(SMP) is the most widely used implementation of high- performance multi-core processors. It offers a uniform shared memory view that eases the development of parallel applications, but it requires cache-coherency management among the cores. Besides, dataflow Model of Computation helps the developers to specify complex applications with explicit parallelism to efficiently exploit the parallel resources of SMP. However, a dataflow application running on SMP requires high synchronization for data communication that stresses the cache memory and penalizes performance. Existing techniques for synchronization are not suited to dataflow as they are not aware of the model of computation. This thesis aims to deeply study dataflow applications' behavior on SMP and proposes novel techniques to speed them up. First, we evaluate dataflow application behavior based on several statistics. Second, we evaluate two memory techniques called Copy-on-Write and Non-Temporal Memory Transfer, to alleviate the memory footprint of dataflow applications on caches. Third, as our main contribution, we introduce an optimized hardware logic implemented near memory, Notifying Memory for SMP (NM4SMP) designed to speed up dataflow applications. Our solution improves synchronization of shared data by considering dataflow firing rules within the logic. A HW-SW co- design platform integrating NM4SMP is presented to support static and reconfigurable dataflow applications. Overall results show an average speed up of 1.23x and an average energy saving about 15%, assuming Intel SMP baseline system and real dataflow applications.