Thèse soutenue

Intégration 3D des transistors à nanofils de silicium-germanium sur puces CMOS
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Mouawad Merhej
Direction : Bassem SalemDominique Drouin
Type : Thèse de doctorat
Discipline(s) : Nano electronique et nano technologies
Date : Soutenance le 12/07/2018
Etablissement(s) : Université Grenoble Alpes (ComUE) en cotutelle avec Institut interdisciplinaire d’innovation technologique - 3IT (Sherbrooke, Canada)
Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
Partenaire(s) de recherche : Laboratoire : Laboratoire des technologies de la microélectronique (Grenoble)
Jury : Président / Présidente : Jumana Boussey
Examinateurs / Examinatrices : Perrine Batude, Stéphane Monfray
Rapporteurs / Rapporteuses : Sylvain Bollaert, Maxime Darnon

Mots clés

FR  |  
EN

Résumé

FR  |  
EN

Les travaux de cette thèse portent sur l’idée de démontrer que la croissance des nanofils entre deux électrodes prédéfinies et plus particulièrement la croissance horizontale à l’intérieur des tranchées d’oxyde peut être utilisée dans l’optique d’une intégration 3D. Cela permettrait donc à terme de pouvoir directement fabriquer les couches actives semi-conductrices d’un transistor MOS dans les niveaux supérieurs d’une puce CMOS tout en respectant le budget thermique, et sans avoir recours à des étapes de collage de puces. Au cours de ce projet de recherche, nous nous sommes intéressés en premier lieu au développement et à l’optimisation du procédé « nanodamascène » mis en place pour guider des nanofils SiGe dans des tranchées d’oxyde directement sur un substrat SiO2/Si. À part de cette technique d’intégration, nous avons aussi utilisé la technique de diélectrophorèse pour orienter et localiser des nanofils dispersés dans une solution liquide entre des électrodes prédéfinies. Les résultats de ces études ont permis en premier lieu de fabriquer des transistors à canaux nanofils sur l’oxyde, avec un objectif final de montrer la possibilité d’établir un transistor dans le BEOL d’une puce CMOS.