Balancing energy, security and circuit area in lightweight cryptographic hardware design - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2016

Balancing energy, security and circuit area in lightweight cryptographic hardware design

L'équilibre entre consommation énergétique, sécurité et surface de circuit dans la conception de matériel cryptographique léger

Résumé

This thesis addresses lightweight hardware design and countermeasures to improve cryptographic computation. Because cryptography (and cryptanalysis) is nowadays becoming more and more ubiquitous in our daily lives, it is crucial that newly developed systems are robust enough to deal with the increasing amount of processing data without compromising the overall security. This work addresses many different topics related to lightweight cryptographic implementations. The main contributions of this thesis are: - A new cryptographic hardware acceleration scheme applied to BCH codes; - Hardware power minimization applied to SoCs and embedded devices; - Timing and DPA lightweight countermeasures applied to the reconfigurable AES block cipher; - CSAC: A cryptographically secure on-chip firewall; - Frequency analysis attack experiments; - A new zero-knowledge zero-knowledge protocol applied to wireless sensor networks; - OMD: A new authenticated encryption scheme.
Cette thèse aborde la conception et les contremesures permettant d'améliorer le calcul cryptographique matériel léger. Parce que la cryptographie (et la cryptanalyse) sont de nos jours de plus en plus omniprésentes dans notre vie quotidienne, il est crucial que les nouveaux systèmes développés soient suffisamment robustes pour faire face à la quantité croissante de données de traitement sans compromettre la sécurité globale. Ce travail aborde de nombreux sujets liés aux implémentations cryptographiques légères. Les principales contributions de cette thèse sont : - Un nouveau système d'accélération matérielle cryptographique appliqué aux codes BCH ; - Réduction de la consommation des systèmes embarqués et SoCs ; - Contre-mesures légères des attaques par canal auxiliaire applicables à l'algorithme de chiffrement reconfigurable AES ;- CSAC : Un pare-feu sécurisé sur la puce cryptographique ; - Attaques par analyse fréquentielle ; - Un nouveau protocole à divulgation nulle de connaissance appliquée aux réseaux de capteurs sans fil ; - OMD : Un nouveau schéma de chiffrement authentifié.
Fichier principal
Vignette du fichier
Portella-2016-These.pdf (2.54 Mo) Télécharger le fichier
Origine : Version validée par le jury (STAR)
Loading...

Dates et versions

tel-01743786 , version 1 (26-03-2018)

Identifiants

  • HAL Id : tel-01743786 , version 1

Citer

Rodrigo Portella. Balancing energy, security and circuit area in lightweight cryptographic hardware design. Cryptography and Security [cs.CR]. Université Paris sciences et lettres, 2016. English. ⟨NNT : 2016PSLEE036⟩. ⟨tel-01743786⟩
408 Consultations
917 Téléchargements

Partager

Gmail Facebook X LinkedIn More