Gestion hétérogène des données dans les hiérarchies mémoires pour l’optimisation énergétique des architectures multi-coeurs

Read Only Data Specific Management for an Energy Efficient Memory System

• Auteur / Autrice : Gregory Vaumourin
• Direction : Denis Barthou
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance le 04/10/2016
• Etablissement(s) : Bordeaux
• Ecole(s) doctorale(s) : École doctorale de mathématiques et informatique (Talence, Gironde ; 1991-....)
• Partenaire(s) de recherche : Laboratoire : Institut national de recherche en informatique et en automatique (France). Centre de recherche Inria de l'université de Bordeaux (Bordeaux)
• Jury : Président / Présidente : William Jalby
• Jury : Examinateurs / Examinatrices : William Jalby, Alexandra Jimborean, Alexandre Guerre, Thomas Dombek
• Jury : Rapporteurs / Rapporteuses : Olivier Sentieys, Albert Henri Cohen

Mots clés

Mots clés contrôlés

Hiérarchie de mémoire (informatique)

Calcul intensif (informatique)

Microprocesseurs multi-coeurs

Mots clés libres

Hiérarchie mémoire

Protocoles de cohérence

Localité des données

Cache

Memory System

Coherence protocol

Data locality

Cache Memory

Résumé

Les problématiques de consommation dans la hiérarchie mémoire sont très présentes dans les architectures actuelles que ce soit pour les systèmes embarqués limités par leurs batteries ou pour les supercalculateurs limités par leurs enveloppes thermiques. Introduire une information de classification dans le système mémoire permet une gestion hétérogène, adaptée à chaque type particulier de données. Nous nous sommes intéressé dans cette thèse plus précisément aux données en lecture seule et étudions les possibilités d’une gestion spécifique dans la hiérarchie mémoire à travers un codesign compilation/architecture. Cela permet d’ouvrir de nouveaux potentiels en terme de localité des données, passage à l’échelle des architectures ou design des mémoires. Evaluée par simulation sur une architecture multi-coeurs, la solution mise en oeuvre permet des gains significatifs en terme de réduction de la consommation d’énergie à performance constante.

The energy consumption of the memory system in modern architectures is a major issue for embedded system limited by their battery or supercalculators limited by their Thermal Design Power. Using a classification information in the memory system allows a heterogeneous management of data, more specific to each kind of data. During this thesis, we focused on the specific management of read-only data into the memory system through a compilation/architecture codesign. It allows to explore new potentials in terms of data locality, scalability of the system or cache designs. Evaluated by simulation with multi-core architecture, the proposed solution others significant energy consumption reduction while keeping the performance stable.