Étude des techniques d'injection de fautes par violation de contraintes temporelles permettant la cryptanalyse physique de circuits sécurisés

Study of fault injections means based on timing constraints violation for physical cryptanalysis of secure circuits

• Auteur / Autrice : Loic Zussa
• Direction : Assia Tria
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance le 10/10/2014
• Etablissement(s) : Saint-Etienne, EMSE
• Ecole(s) doctorale(s) : ED SIS 488
• Partenaire(s) de recherche : Laboratoire : Département Systèmes Architectures et Sécurités
• Jury : Président / Présidente : Jean-Luc Autran
• Jury : Examinateurs / Examinatrices : Assia Tria, Jean-Luc Autran, Jean-Luc Danger, Viktor Fischer, Lorena Anghel, Giorgio Di Natale, Jean-Max Dutertre, Jessy Clédière
• Jury : Rapporteurs / Rapporteuses : Jean-Luc Danger, Viktor Fischer

Mots clés

Mots clés contrôlés

Cryptographie

Circuits électroniques

Algorithmes

Cyberdéfense

Mots clés libres

Attaque en faute

Glitchs de tension

Glitchs d’horloge

Glitchs électromagnétiques

Contraintes temporelles

FPGA

Cryptanalyse

Fault attack

Power supply glitches

Electromagnetic glitches

Clock glitches

Timing constraints

FPGA

Résumé

Si un algorithme cryptographique peut être mathématiquement sûr, son implémentation matérielle quant à elle est souvent la cible de nombreuses attaques. Cette thèse porte sur l'étude des mécanismes d'injection de fautes pouvant permettre une cryptanalyse physique des circuits sécurisés et sur la conception de contre-mesures matérielles pour empêcher ces attaques.Dans un premier temps une mise en pratique d'injection de fautes sur une implémentation matérielle de l'AES a été menée à l'aide d'attaques physiques : variations statiques et dynamiques de la tension, de la fréquence, de la température et de l'environnement électromagnétique. La comparaison des fautes injectées nous a permis de conclure que ces différentes attaques partagent un mécanisme d'injection identique : la violation de contraintes temporelles.La conception et l'implémentation d'un voltmètre intégré nous a permis d'observer les perturbations internes dues aux attaques par variations transitoires de la tension. Ces observations ont permis une meilleure compréhension du mécanisme d'injection de fautes associé et une amélioration de la précision temporelle de ces injections.Ensuite, un détecteur a été implémenté et son efficacité face à des attaques électromagnétiques a été étudiée. Du fait de la localité spatiale de ces attaques, la zone effectivement protégée par le détecteur est limitée. Une implémentation de plusieurs détecteurs a été suggérée.Enfin, un nouveau chemin d'attaque exploitant la sensibilité du détecteur a été proposé et validé expérimentalement.

Even if a cryptographic algortihm could be mathematically secure, its physical implementation could be targeted by several attacks. This thesis focus on time-based fault injection mechanisms used for physical cryptanalysis of secure circuits.First, practical fault injections have been performed on a hardware AES implementation using non-invasive attacks : static and dynamic variations of the power supply voltage, frequency, temperature and electromagnetic environement. Then a comparison of these obtained faults led us to conclude that these different injection means share a common injection mecanism : timing constraints violations.An on-chip voltmeter has been designed and implemented to observe internal disturbences due to voltage glitchs. These observations led to a better understanding of the fault injection mecanism and to a better temporal accuracy.Then, a contermeasure has been designed and its effectiveness against electromagnetic attacks has been studied. Because of the electromagnetic pulses local effects, the aera effectively protected by the countermeasure is limited. The implementation of several countermeasures has been considered in order to extend the protected aera.Finally, a new attack path using the countermeasure detection threshold variations has been proposed and experimentaly validated. This attack exploit the electrical coupling between the AES and the coutnermeasure. Because of this coupling the countermeasure sensitivity variations are related to data handled by the AES.