Méthodologie et développement de solutions pour la sécurisation des circuits numériques face aux attaques en tensions

Methodology and design of solutions to secure digital circuits against power attacks

• Auteur / Autrice : Kamil Gomina
• Direction : Assia Tria
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance le 11/09/2014
• Etablissement(s) : Saint-Etienne, EMSE
• Ecole(s) doctorale(s) : ED SIS 488
• Partenaire(s) de recherche : Entreprise : ST Microelectronics
• Partenaire(s) de recherche : Laboratoire : Département Systèmes Architectures et Sécurités
• Jury : Président / Présidente : Jean-Michel Portal
• Jury : Examinateurs / Examinatrices : Assia Tria, Jean-Michel Portal, Régis Leveugle, Bruno Rouzeyre, Jean-Baptiste Rigaud, Philippe Gendrier
• Jury : Rapporteurs / Rapporteuses : Régis Leveugle, Bruno Rouzeyre

Mots clés

Mots clés contrôlés

Cybercriminalité

Systèmes informatiques -- Mesures de sûreté

Fiabilité

Circuits intégrés numériques -- Conception et construction

Mots clés libres

Circuits numériques

Méthodologie de conception

Signature électrique

Contremesures

Attaques passives

Injection de fautes

Conception sécurisée

Technologies avancées

Attaques par impulsion de tension

Analyse de consommation

Digital circuits

Design methodology

Power signature

Countermeasures

Passive attacks

Power glitch attacks

Power analysis

Advanced technologies

Fault injection

Secure design

Résumé

Les applications grand public comme la téléphonie mobile ou les cartes bancaires manipulent des données confidentielles. A ce titre, les circuits qui les composent font de plus en plus l'objet d'attaques qui présentent des menaces pour la sécurité des données. Les concepteurs de systèmes sur puce (SoC) doivent donc proposer des solutions sécurisées, tout en limitant le coût et la complexité globale des applications. L’analyse des attaques existantes sur les circuits numériques nous a orienté vers celles se basant sur la tension d'alimentation, dans des nœuds technologiques avancés.Dans un premier temps, nous avons déterminé la signature électrique d’un circuit en phase de conception. Pour cela, un modèle électrique a été proposé, prenant en compte la consommation en courant et la capacité de la grille d'alimentation. L'extraction de ces paramètres ainsi que l'évaluation du modèle sont présentées. L’utilisation de ce modèle a permis de mesurer la vulnérabilité d’un circuit mais aussi d’évaluer quantitativement des contremesures, notamment celle utilisant des capacités de découplage. Ensuite, l’étude se consacre à l’injection de fautes par impulsions de tension d’alimentation. Les mécanismes d’injection de fautes sur des circuits numériques ont été étudiés. Dès lors, des solutions de détection d’attaques ont été proposées et évaluées à la fois en simulation et par des tests électriques sur circuit. Les résultats ont permis de confirmer les analyses théoriques et la méthodologie utilisée.Ce travail a ainsi montré la faisabilité de solutions à bas coût contre les attaques actives et passives en tension, utilisables dans le cadre d’un développement industriel de produits.

General use products as mobile phones or smartcards manipulate confidential data. As such, the circuits composing them are more and more prone to physical attacks, which involve a threat for their security. As a result, SoC designers have to develop efficient countermeasures without increasing overall cost and complexity of the final application. The analysis of existing attacks on digital circuits leads to consider power attacks, in advanced technology nodes.First of all, the power signature of a circuit was determined at design time. To do so, an electrical model was suggested based on the current consumption and the overall power grid capacitance. The methodology to extract these parameters, as well as the evaluation of the model are presented. This model allows designers to anticipate information leakage at design time and to quantify the protection of countermeasures, as the use of integrated decoupling capacitors. Then, the study was dedicated to power glitch attacks. The different fault injection mechanisms were analyzed in details. From then on, a set of detection circuits were suggested and evaluated at design time and on silicon by electrical tests. Both the theoretical analysis and the given methodology were confirmed by the test campaigns.This work demonstrated that the design of low-cost solutions against passive and active power attacks can be achieved, and used in a large scale product development.