Contribution à la robustesse des systèmes temps réel embarqués multicoeur automobile
Auteur / Autrice : | Sylvain Cotard |
Direction : | Yvon Trinquet |
Type : | Thèse de doctorat |
Discipline(s) : | Informatique, automatique et traitement du signal |
Date : | Soutenance en 2013 |
Etablissement(s) : | Nantes |
Ecole(s) doctorale(s) : | École doctorale Sciences et technologies de l'information et mathématiques (Nantes) |
Partenaire(s) de recherche : | Laboratoire : Institut de recherche en communications et cybernétique (Nantes) |
autre partenaire : Université de Nantes. Faculté des sciences et des techniques | |
Jury : | Président / Présidente : Isabelle Puaut |
Examinateurs / Examinatrices : Yvon Trinquet, Isabelle Puaut, Jean-Charles Fabre | |
Rapporteurs / Rapporteuses : Jean-Charles Fabre |
Mots clés
Mots clés contrôlés
Résumé
Les besoins en ressources CPU dans l’automobile sont en constante augmentation. Le standard de développement logiciel AUTOSAR (AUTomotive Open System ARchitecture) – développé au sein d’un consortium regroupant des fabricants de véhicules et des sous-traitants – offre désormais la possibilité de s’orienter vers de nouvelles architectures : les microcontrôleurs multicoeur. Leur introduction au sein des systèmes embarqués critiques apporte un lot de problèmes allant à l’encontre des objectifs de sûreté de fonctionnement ISO 26262. Par exemple, le parallélisme des coeurs impose de maîtriser l’ordonnancement pour respecter les contraintes de dépendance entre les tâches, et le partage des données intercoeur doit être effectué en assurant leur cohérence. Notre approche s’articule en deux volets. Pour vérifier les contraintes de dépendance entre les tâches, les exigences sur les flots de données sont utilisées pour synthétiser des moniteurs à l’aide de l’outil Enforcer. Un service de vérification en ligne utilise ces moniteurs (injectés dans le noyau du système d’exploitation) pour vérifier le comportement du système. Enfin, pour maîtriser le partage des données intercoeur, nous proposons une alternative aux protocoles bloquants. Le protocole wait-free STM-HRT (Software Transactional Memory for Hard Real-Time systems), est conçu sur les principes des mémoires transactionnelles afin d’améliorer la robustesse des systèmes.