Génération automatique d'architectures multiprocesseurs hétérogènes : aspects logiciels et matériels

Automated generation of heterogeneous multiprocessor architectures : software and hardware aspects

• Auteur / Autrice : Youenn Corre
• Direction : Jean-Philippe Diguet, Loïc Lagadec
• Type : Thèse de doctorat
• Discipline(s) : STIC
• Date : Soutenance en 2013
• Etablissement(s) : Lorient
• Ecole(s) doctorale(s) : École doctorale Santé, information-communication et mathématiques, matière (Brest, Finistère)
• Partenaire(s) de recherche : autre partenaire : Université européenne de Bretagne (2007-2016)

Mots clés

Mots clés contrôlés

Multiprocesseurs

Architecture des ordinateurs

Réseaux logiques programmables par l'utilisateur

Systèmes embarqués (informatique)

Systèmes sur puce

Mots clés libres

H-mpsocs

Synthèse haut niveau

Résumé

Embedded systems evolution has led to the emergence of H-MPSoCs which provide a way to respect the cost and performance constraints inherent to embedded systems. However they also make the task of designing and programming such systems a long and arduous process. It is thus necessary to develop tools that will free designers from architectural and programming details, so that they can focus on the tasks where they can bring added-value. The objective is thus to automatize the tasks that burden the design of H-MPSoC, in particular on FPGA, by providing a higher-level of abstraction following a method that brings together HLS and hardware/software co-design beyond the existing solutions which are whether incomplete or unfit. The presented work introduces a design framework relying on the automation of tedious tasks and allowing designers to express their expertise where they want to. For this, we rely on an architecture model defined with a high-level formalism independent from implementation details, providing a solution to the lack of multiprocessor architecture in FPGAs. This specification model also allows designers to provide design constraints in accordance with their level of expertise or involvement. The DSE is implemented as a scalable algorithm relying on fast and accurate estimation techniques. A method for the exploration of hardware accelerators based on HLS to provide fast cost estimations is introduced. The use of MDE methods enables portability and reuse by generating the final design implementation. The framework is validated through two case studies: an MJPEG video decoder and a face detection application.

L'évolution des systèmes embarqués a conduit à l'émergence des H-MPSoCs qui répondent aux contraintes de performances et d'énergie. Cela se traduit par une complexité de conception et de programmation accrue. Il est donc nécessaire de réaliser des outils permettant aux concepteurs de mobiliser leurs efforts sur les étapes à forte valeur ajoutée. L'objectif est donc d'automatiser les tâches fastidieuses propres à la conception d'H-MPSoCs, notamment sur FPGA, en élevant le niveau d'abstraction selon une approche qui unifie la HLS et la co-conception logicielle/matérielle au-delà des approches existantes qui se révèlent partielles ou inadaptées. Cette thèse présente un outil de conception reposant sur l'automatisation des tâches fastidieuses et laissant la main au concepteur là où celui-ci le souhaite. On s'appuie sur un modèle d'architecture défini via un formalisme de haut-niveau indépendant des détails d'implémentation, palliant ainsi l'absence d'architecture multiprocesseur sous-jacente dans les FPGA. Ce modèle permet également au concepteur de fournir les contraintes à différents niveaux de détails en fonction de ses connaissances du système ou de son niveau d'implication. L'exploration de l'espace de conception se fait grâce à un algorithme scalable et reposant sur des estimations rapides et précises. Une méthode d'exploration des accélérateurs matériels, utilisant la HLS pour une estimation rapide des coûts, est introduite. L'utilisation de méthodes d'IDM permet la génération du design final facilitant ainsi la portabilité et la réutilisation des designs. L'outil a été validé à travers deux études de cas: un décodeur MJPEG et une application de détection de visage.