Caractérisation électrique de transistors sans jonctions avec simulation numérique

par Dae-Young Jeon

Thèse de doctorat en Sciences et technologie industrielles

Sous la direction de Mireille Mouis.

Soutenue le 23-10-2013

à Grenoble en cotutelle avec 239 - Korea University , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec Institut de la Microélectronique, Electromagnétisme et Photonique (équipe de recherche) .

Le président du jury était Gérard Ghibaudo.

Le jury était composé de Laurent Montes, Gyu Tae Kim, Lorenzo Spadini, Jean Martins, Thibaud Delahaye, Luca Perniola.

Les rapporteurs étaient Jong-Tae Park, Moongyu Jang, Antonio Pascoal.

mots clés

• Transistor sans jonction (JLT)
• Basse température
• Bruit basse fréquence
• Nouvelles méthodologies
• MOS (électronique)
• Nanoélectronique
• Nanotechnologie

Résumé

L'invention du premier transistor à Bell lab's, dans le groupe de W. Shockley, en 1947 a été suivie d'une ère de développement des circuits intégrés (IC). Depuis plusieurs dizaines d'années, la dimension critique des transistors métal/oxyde/semi-conducteurs (les transistors MOS), la longueur physique de la grille, a diminué à un rythme régulier. Cette évolution, motivée par des raisons économiques, a été anticipée par G. Moore, et est de ce fait connue sous le nom de "loi de Moore". La dimension de grille a d'ores et déjà été réduite de plus de 2 ordres de grandeur et, dans son édition2012, l'association ITRS prédit qu'elle décroîtra encore, de 22nm en 2011 à environ 6nm en 2026 [1].Toutefois, cette réduction des dimensions fait apparaître un certain nombre d'effets secondaires qui altèrent le fonctionnement idéal des transistors MOS [2].

mots clés

• Junctionless transistor (JLT
• Low temperature
• Low frequency noise
• New methodologies

Titre traduit

Electrical characterization of junctionless transistors with numerical simulation

Résumé

In this dissertation, the performance of junction less transistors (JLTs) as possible candidates for the continuation of Moore’s law was investigated experimentally based on an in-depth study of their electrical characteristics. Current-voltage I-V and capacitance-voltage C-V were analyzed in a wide rangeof temperatures (from 80 K to 350 K) in correlation with device operation mechanism. Lowfrequencynoise was also studied and compared to that of inversion-mode transistors. This study requirednew parameter extraction methods to be defined for JLTs. Their validity was confirmed by 2-dimensional (2D) simulation results. They will be detailed in this dissertation.