Auteur / Autrice : | Ludovic Devaux |
Direction : | Didier Demigny |
Type : | Thèse de doctorat |
Discipline(s) : | Traitement du signal et télécommunications |
Date : | Soutenance en 2011 |
Etablissement(s) : | Rennes 1 |
Ecole(s) doctorale(s) : | École doctorale Mathématiques, télécommunications, informatique, signal, systèmes, électronique (Rennes) |
Partenaire(s) de recherche : | autre partenaire : Université européenne de Bretagne (2007-2016) |
Résumé
La reconfiguration dynamique partielle permet de placer dynamiquement les tâches d'une application dans des zones reconfigurables d'un FPGA. Cependant, la gestion dynamique des tâches impacte les communications du fait que les tâches ne sont pas toujours allouées aumême endroit dans le FPGA. Ainsi, l'architecture d'interconnexions doit supporter une grande flexibilité et un large éventail de qualité de service (bande passante ou latence garantie). Dans cette thèse, plusieurs architectures d'interconnexion ont été étudiées et évaluées enfonction de leur compatibilité avec un système reconfigurable dynamiquement implémenté sur FPGA. Ces réseaux permetent une simplification de l'interconnexion des éléments d'un système avec une très grande souplesse d'utilisation. L'un de réseaux proposé repose sur des chemins de communication créés dynamiquement en fonctions des besoins. Ce réseau dynamique vise aussi bien une implémentation FPGA qu'une cible ASIC.