Etude et Réduction de la Consommation de Puissance Durant le Test de Circuits Digitaux

Study and Reduction of Power Consumption during Test of Digital Circuits

• Auteur / Autrice : Fangmei Wu
• Direction : Patrick Girard
• Type : Thèse de doctorat
• Discipline(s) : SYAM - Systèmes Automatiques et Microélectroniques
• Date : Soutenance le 12/10/2011
• Etablissement(s) : Montpellier 2
• Ecole(s) doctorale(s) : Information, Structures, Systèmes (Montpellier ; École Doctorale ; 2009-2014)
• Jury : Examinateurs / Examinatrices : Patrick Girard, Nabil Badereddine, Luigi Dilillo, Serge Pravossoudovitch
• Jury : Rapporteurs / Rapporteuses : Nathalie Julien, Emmanuel Simeu

Mots clés

Mots clés contrôlés

Détection de défaut (ingénierie)

Mots clés libres

Scan Test

Launch-off-Capture

Launch-off-Shift

Consommation de Puissance de Pic

Scan test

Launch-off-Capture

Launch-off-Shift

Peak Power

Power-aware

Résumé

Cette thèse concerne l'étude et la réduction de la consommation de puissance durant le test par scan des circuits digitaux. Afin de détecter les défauts de délai de transition, les deux principales structures sont utilisés dans la pratique: Launch-Off-Shift (LOS) et launch-Off-Capture (LOC). L'ensemble des travaux réalises montre que le test LOS est plus efficace que le test LOC en terme de couverture de fautes de transition et la longueur de test. Toutefois, le test LOS nécessite une puissance plus élevée lors du launch-to-capture (LTC) du cycle, notamment en terme de consommation de puissance de pic. Ainsi, nous proposons une nouvelle approche de génération de vecteurs de test LOS basée sur la consommation. La technique proposée est capable de réduire et d'évaluer la puissance de pic de test se rapprochant le plus possible de la puissance fonctionnelle. Les avantages qui en résultent permettent de résoudre le problème lié à la perte de rendement et de s'abstenir du test se produisant lorsque la puissance de test est trop faible par rapport à la puissance fonctionnelle.

This thesis relates to study and reduction of power consumption during at-speed scan delay testing for digital circuits. To detect transition delay faults, two main testing schemes are used in practice: Launch-Off-Shift (LOS) and Launch-Off-Capture (LOC). In this work, we prove that LOS testing is more efficient than LOC testing in terms of transition fault coverage (TFC) and test length. However, LOS presents higher power during the launch-to-capture (LTC) cycle, especially in terms of peak power. For this purpose, we propose a novel power-aware test pattern generation technique for LOS testing. The proposed approach is able to reduce and map the test peak power as close as possible to the functional power. The important feature of this framework is that, in additional to solving the yield loss problem, it also avoids test escape that may occur when test power is too much reduced compared to functional power.