Auteur / Autrice : | Pierre-Emmanuel Gaillardon |
Direction : | Ian O'Connor, Fabien Clermidy |
Type : | Thèse de doctorat |
Discipline(s) : | Dispositifs de l'électronique intégrée |
Date : | Soutenance le 15/09/2011 |
Etablissement(s) : | Ecully, Ecole centrale de Lyon |
Ecole(s) doctorale(s) : | École doctorale Électronique, électrotechnique, automatique (Lyon) |
Jury : | Président / Présidente : Abdelkader Souifi |
Examinateurs / Examinatrices : Jacques-Olivier Klein | |
Rapporteurs / Rapporteuses : Subhasish Mitra, Lionel Torres |
Mots clés
Résumé
Durant les quatre dernières décennies, l’industrie des semi-conducteurs a connu une croissance exponentielle. En accord avec l’ITRS et à mesure de l'approche vers le nanomètre, les promesses sont énormes et les composants sont réduits à leurs limites physiques et économiques ultimes. L’objectif principal de cette thèse est d’explorer les opportunités offertes par les technologies émergentes pour la conception d’architectures reconfigurables. Tout d’abord, la thèse se centre sur l’architecture FPGA traditionnelle et étudie des améliorations structurelles apportées par des technologies en ruptures. Tandis que les structures de configuration et de routage occupent la majeure partie de la surface d’un FPGA et limitent ces performances, l’intégration 3-D apparait comme une bonne opportunité pour déplacer ces circuits dans les niveaux métalliques. Des circuits de configuration et de routage utilisant des mémoires résistives compatibles back-end, un procédé d’intégration 3-D ou encore un procédé de réalisation de transistors verticaux seront introduits et évalués dans un contexte architectural complet. Par la suite, la thèse présente de nouvelles propositions architecturales pour la logique à grain ultra-fin. La taille des éléments logiques peut être réduite grâce aux propriétés inhérentes de certaines technologies, telles que l’arrangement en structures entrecroisées de nanofils ou la polarité contrôlable des transistors carbones. Considérant le changement de granularité des opérateurs logiques, des topologies d’interconnexions fixes sont nécessaires afin d’éviter l’important surcoût dû à l’interconnexion programmable. Afin d’étudier les possibilités de cette organisation, un flot d’évaluation est présenté et utilisé pour explorer l’espace de conception relatif aux architectures à grain ultra-fin.