Conception d’un convertisseur analogique numérique pipeline de grande dynamique et de faible consommation pour le codage des signaux de détecteurs à forte granularité

Design of a low power and high dynamic pipeline ADC for high granularity detector read-out

• Auteur / Autrice : Fatah-Ellah Rarbi
• Direction : Daniel Dzahini, Vincent Bonzom
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance en 2010
• Etablissement(s) : Grenoble INPG
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire de physique subatomique et de cosmologie (Grenoble ; 2003-....)
• Jury : Président / Présidente : Jean-Michel Fournier
• Jury : Examinateurs / Examinatrices : Guy Cathébras, Mauro Citterio, Jean-Yves Hostachy, Eric Delagnes
• Jury : Rapporteurs / Rapporteuses : Dominique Dallet, Christophe de La Taille

Mots clés

Mots clés contrôlés

Conception technique

Circuits intégrés

Tests

Convertisseurs analogique-numérique

Mots clés libres

Convertisseur analogique-numérique

Commutateur analogique

Conception de circuits intégrés

Test de convertisseurs A

N

Analog-to-digital converter

Analog switches

Integrated circuit design

ADC tests

Résumé

L’objectif de cette thèse est la conception de convertisseur analogique-numérique (CAN) de type pipeline pour le codage des signaux de détecteurs à forte granularité. Au cours de cette thèse, nous avons développé un modèle pour une étude approfondie des différentes sources d’erreurs et leurs conséquences sur les caractéristiques du convertisseur pipeline 12 bits à 25 MHz. Nous avons également finalisé un prototype aux limites de la technologie choisie par la collaboration CALICE dans le cadre du projet ILC. Une nouvelle architecture de CAN pipeline avec un premier étage MDAC multi-bits incluant une structure DEM a été conçue pour alles au-delà des limites de la technologie. Enfin, en parallèle avec les travaux de conception, un effort a été consacré au développement de programmes de test pour la caractérisation des différents prototypes de convertisseur A/N. Nous expliquons les résultats de tests de trois prototypes de CAN pipeline 12 bits réalisés au cours de ces trois années de thèse. Une comparaison est faite par rapport à d’autres études en cours pour le calorimètre électromagnétique d’ILD

The objective of this thesis is the design of a low power and high dynamic pipeline ADC for high granularity detector read-out. In this thesis, we developed a model for further study of different sources of errors and their consequences on the characteristics of a 12-bit pipeline converter. We also completed an ADC prototype in the limit of technology selected by the CALICE collaboration within the ILC project. New pipeline ADC architecture with a multi-bit MDAC first stage structure including a DEM has been designed to go beyong the limits of technology. Finally, in parallel with the design work, an effort has been devoted to developing test programs for the characterization of different prototypes of A/D converters. We explain the results of testing three prototype 12-bit pipeline ADC achieved during these three years of thesis. A comparison is made with respect to other ongoing studies for the electromagnetic calorimeter of ILD