Characterization and Modelling of microelectronic devices : Application to ggNMOS (grounded gate NMOS) used in electrostatic discharge circuit protection

Caractérisation et modélisation de composants en microélectronique : application aux structures de type ggNMOS (grounded gate NMOS) utilisés dans la protection contre les décharges électrostatiques

• Auteur / Autrice : Lyse-Aline Coyitangiye
• Direction : Richard Grisel
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance en 2008
• Etablissement(s) : Rouen

Mots clés

Mots clés contrôlés

Régime transitoire (électricité)

Transistors bipolaires

Mots clés libres

Ggnmos

Modélisation

Circuit-équivalent

Résumé

Ce travail de thèse vise à améliorer la méthodologie de modélisation du ggNMOS en régime de forts courants de décharges électrostatiques. Pour cela, l’approche choisie est de tester le ggNMOS dans les conditions de décharges électrostatiques sur le banc TLP (Transmission Line Pulse). Les caractéristiques électriques en régime transitoire obtenues permettent de tracer l'évolution du courant en fonction de la tension aux bornes du ggNMOS et de mettre en évidence les paramètres relatifs au fonctionnement en régime ESD. Selon l’intensité du courant de décharge appliquée, il apparaît des dégradations plus ou moins importantes, qui ont été mis en évidence par les techniques EMMI et OBIRCh. Les mesures électriques ont permis de construire un modèle comportemental du ggNMOS qui prend compte des effets de fortes densités de courant. Contrairement au modèle qui s'appuie sur le transistor bipolaire parasite au ggNMOS pour modéliser l'effet du substrat de ce régime, le modèle proposé permet de reproduire la réponse transitoire du ggNMOS et de tracer ensuite la caractéristique quasi-statique I-V. La comparaison des simulations avec les résultats expérimentaux a permis de valider le modèle.

This thesis presents an approach to ESD protection device modelling. Emphasizing is given to the study of the ggNMOS behaviour. In the first part, transmission line pulse (TLP) test system was used to reach the quasi-static high current device response under ESD conditions. The electrical response showed variations of the triggering parameters with the ggNMOS geometry. According to the TLP current level, defects can appears in the ggNMOS structure. We used EMMI and OBIRCh techniques to analyze those defects in silicon. In the second part, we propose model that take into account high density current effects. Indeed, actual models are based on the parasitic bipolar transistor to represents the effect of the bulk in high and transient current regime. We propose another circuit-simulation model represented by an equivalent-circuit of resistor, capacitance and current source. The compact model allows simulation of both transient response and quasi-static response of the snapback devices. The comparison between the test results and the simulations shows a good efficiency of the proposed model.