Transistor MOSFET à nanofils empilés en 3D avec possibilité de fonctionnement indépendant des grilles (ΦFET) : fabrication et propriétés de transport

par Cécilia Dupré

Thèse de doctorat en Micro et nano-électronique

Sous la direction de Gérard Ghibaudo et de Thomas Ernst.

Soutenue en 2008

à Grenoble INPG .

mots clés

• Microélectronique
• MOS complémentaires
• Nanofils

Résumé

L’intégration de transistors à nanofils de Si empilés en 3D est une voix originale permettant de diminuer les fuites des transistors courts tout en offrant une densité de courant importante à l’état ON. Une nouvelle architecture a été proposée et brevetée : transistor à nanofils de Si empilés avec contrôle indépendant des grilles, le ΦFET. Ce travail propose et évalue électriquement une nouvelle technologie de réalisation de transistors à nanofils empilés avec possibilité de contrôle indépendant des grilles. Nous avons mesuré des densités de courants les plus élevées en comparaison à l’état de l’art international (ION jusque 6. 5mA/µm). Par ailleurs, nous avons démontré expérimentalement une réduction des effets de canaux courts sur les dispositifs à nanofils empilés par rapport à des FinFETs co-fabriqués (épaisseurs jusque 6nm). Enfin, nous avons mis en évidence expérimentalement le rôle des défauts créés lors de l'implantation ionique sur la mobilité des transistors à canaux courts.

Titre traduit

Three dimensional stacked nanoswires MOSFET with optional independent gate operation (ΦFET) : fabrication and transport properties

Résumé

Stacked nanowires integration in 3D is a solution for reducing the leakage current of short-channel transistors and to keep on with a high current density in the ON state. A novel architecture has been proposed and patented: stacked nanowires MOSFET with independent gate control, the <DFET. A new technology has been developed and electrically evaluated to achieve stacked nanowires transistors with optional independent gate control. The highest current densities ever reported in the literature have been measured on these devices (IoN up to 6. 5mAl~m). Ln addition, the enhanced scalability of stacked nanowires transistors has been demonstrated compared to co¬processed FinFET (Fin width down to 6nm) on common and independent gate architectures. Finally, the transport properties of stacked nanowires devices have been studied. Moreover, the impact of ion implantation on short¬channel transistors mobility has been highlighted.