Contribution à la conception de convertisseurs analogique numérique delta sigma à temps continu, des spécifications à l’implémentation. Application à un standard de télécommunication large bande

Contribution to the design of continuous time delta sigma converters, from specifications to silicon. Application to a wide band wireless standard

• Auteur / Autrice : Julien Goulier
• Direction : Marc Renaudin
• Type : Thèse de doctorat
• Discipline(s) : Micro et nanoélectronique
• Date : Soutenance en 2008
• Etablissement(s) : Grenoble INPG

Mots clés

Mots clés contrôlés

Convertisseurs analogique-numérique

Résumé

Ce travail de recherche porte sur la conversion analogique numérique delta sigma à temps continu passe-bas, et plus particulièrement sur les difficultés de réalisation de ce type de convertisseur. L'objectif global de ces recherches était la mise en place d'une méthode de conception adaptée. Dans un premier temps, le travail s'est focalisé sur le calcul d'architecture et l'obtention de coefficients adaptés à une spécification donnée. L'impact des imperfections d'horloge sur les performances de ces convertisseurs a ensuite été étudié et une méthode analytique d'estimation des dégradations introduites par l'intermédiaire de l'horloge a été proposée. Ces deux étapes clefs lors de la réalisation d'un delta sigma à temps continu ont été intégrées à un flot de conception complet allant des spécifications à l'implémentation sur silicium. Finalement, ce flot de conception a été utilisé pour réaliser un modulateur delta sigma à temps continu en technologie CMOS065 pour une application WLAN.

This PhD work focuses on low pass continuous time delta sigma converters and more precisely on the difficulties linked to the realization of this kind of converters. The aim of those researches was to build up a complete method to facilitate the design of continuous time delta sigma converters. First, the selection of architectures and the computation of loop coefficients fitting the required specifications have been studied. Afterwards the impact of clock imperfections on the global performances of this kind of converters has been addressed and an analytical method allowing the estimation of the degradations introduced by clock jitter has been proposed. Those two main contributions in the domain of continuous time delta sigma converters have been integrated in a design flow going from initial specifications to tape out. Finally, this method has been used for the design of a continuous time delta sigma converter, in a CMOS 65nm technology, addressing a WLAN application.