Apports et limitations des dispositifs multi-grilles sub-45 nm pour la conception des mémoires SRAM
par Bastien Giraud
Thèse de doctorat en Électronique et communications
Sous la direction de Amara Amara.
Soutenue en 2008
à Paris, ENST .
mots clés-
Résumé
Alors que les dispositifs sur substrat massif approchent les limites fondamentales de la physique, de nouvelles structures de transistor, telles que les dispositifs double-grilles apparaissent. Ces derniers présentent un excellent contrôle électrostatique du canal, un meilleur ratio Ion/Ioff et une robustesse aux variations. Il offre d'une part la possibilité de connecter ou de déconnecter les deux grilles et d'autre part la possibilité que la contribution de ces deux grilles soit identique ou différente. L'augmentation de la densité d'intégration et l'émergence des systèmes portables et de communication conduisent à un accroissement de la taille du bloc mémoire et de sa puissance dissipée. Les mémoires statiques à accès aléatoire (SRAM) doivent permettre des opérations à la fois hautes performances pour traiter les applications multimédias et basses consommations afin de prolonger la durée de la batterie. L'objectif de la thèse est d'analyser et de caractériser les potentialités de ces nouveaux dispositifs double-grilles pour la conception des mémoires SRAM. Dans cette thèse, des cellules mémoires et des circuits de lecture sont proposés. Concernant les points mémoire, la grille supplémentaire a permis d'améliorer la majorité des critères et ainsi de s'affranchir du compromis entre certains de ces critères. Ainsi, les points mémoire proposés possèdent des marges de fonctionnement trés élevées. Concernant les circuits de lecture, les innovations ont essentiellement porté sur l'introduction de nouveaux points d'entrée et de nouvelles contre-réactions, améliorant le délai et la robustesse à tension d'alimentation nominale (1,V) et à basse tension (0,6V).
-
Titre traduit
Advantages and limits of sub-45nm multi-gate devices for the design of SRAM memory
-
Résumé
Where as bulk substrate topologies are nearing their physical limits, new structures such as double-gate transistors are being developed. The double-gate transistor provides excellent electrostatic channel control, a better Ion/Ioff ratio and a much smaller sensitivity to variations. Its gates can be connected or disconnected; moreover, it is possible for the contributions from the two gates to e equal or different. The rising density of integration and the emerging portable communication systems lead to the increasing size of the memory block and it power dissipation. Static Random Access Memories (SRAM) are today required to fulfill two conditions : firstly, raised performances in order to be able to process multimedia applications; and lower consumption in order to increase battery life. The present thesis aims to study and evaluate the potential of the double-gate transistors in the design of SRAM memories. This thesis puts forth new structures of memory cells and current -and voltage-sense amplifier circuits. The additional gate in the double-gate transistor used for the memory cells allows improvements with respect to most performance criteria. We are also able to avoid some of the classic trade-offs that exist between these criteria. These memory cells have high performance margins even in the presence of variations. The main contribution of this work in the field of sense amplifeir cricuits lies in the introduction of new entry points and new types of feedback, thereby improving the response time and the robustness at nominal and low supply voltages of 1,2V and 0,6V respectively.
