Utilisation prévisible de caches d'instruction dans les systèmes temps réel strict

Predictable usage of instruction caches in hard real-time systems

• Auteur / Autrice : Alexis Arnaud
• Direction : Isabelle Puaut
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance en 2006
• Etablissement(s) : Rennes 1

Mots clés

Mots clés contrôlés

Optimisation mathématique

Logiciels -- Vérification

Systèmes d'exploitation (ordinateurs)

Antémémoire

Temps réel (informatique)

Résumé

Les caches d'instructions sont largement utilisés afin d'améliorer les performances moyennes des systèmes informatiques généralistes. Cependant, leur utilisation dans les systèmes temps réel strict, devant respecter des contraintes temporelles sur l'éxécution de leurs tâches sous peine de graves conséquences, introduit de l'indéterminisme. Dans ce travail, une technique de verrouillage dynamique de cache est proposée afin de remédier à ce problème. Elle vise l'amélioration des performances de pire cas par rapport à un système sans cache d'instructions. Etant donné une tâche, des états du cache sont calculés hors éxécution. De plus, sont déterminées des adresses à chacune desquelles le cache est chargé avec l'un de ces états puis verrouillé. Ensuite, nous présentons une implémentation du rechargement de cache ne modifiant pas le code de la tâche. Enfin, l'impact de notre approche est évalué sur les performances de pire cas et de cas moyen d'un système éxécutant une tâche.