Conception de convertisseurs analogique-numérique en technologie CMOS basse tension pour chaînes vidéo CCD spatiales

par Olivier Bernal

Thèse de doctorat en Conception de circuits microélectroniques et microsystèmes

Sous la direction de Marc Lescure.

Soutenue en 2006

à Toulouse, INPT .

mots clés

• Calibrage numérique
• Mémoire de courant
• Durcissement aux radiations
• Convertisseurs analogique-numérique
• MOS complémentaires
• Circuits à capacités commutées

Résumé

Les technologies microélectroniques des systèmes spatiaux embarqués sont de moins en moins basées sur les technologies durcies aux radiations au profit de technologies CMOS basse-tension. Pour les futurs imageurs CCD, le Convertisseurs Analogique/Numérique (CAN) à architecture pipeline sont les plus adaptés. Les structures en tension et en courant ont été abordées pour déterminer la meilleure approche. Ainsi, une mémoire originale de courant durcie par méthodes de conception et layout a été implémentée en CMOS 0. 35um et une méthode de conception optimisée des blocs fondamentaux d'un CAN en tension a été développée. Une analyse en bruit a montré un meilleur comportement des architectures en tension sur celles en courant. Pour relaxer les contraintes sur la conception des circuits, une méthode de calibrage numérique a été proposée. Elle permet d'améliorer la linéarité et la précision du convertisseur, sa consommation et sa robustesse face aux radiations.

Titre traduit

Design of pipelined analog-to-digital converters (ADCS) in low-voltage CMOS technology for space systems

Résumé

Circuit technologies employed in space embedded systems have evolved from radiation-hardened technologies to more conventional CMOS ones. For next-generation CCD processors, pipelined Analoge-to-Digital Converters (ADCs) are used to achieve high performances. Moreover, since CMOS technologies are scaling toward smaller devices sizes and lower supply voltage, both voltage and current mode approaches have been analysed. Consequently, a current memory cell has been designed in 0. 35um CMOS technology. Further, a method to design optimised fundamental voltage blocs has been developed. A comparative noise analysis between swithed-capacitor and switched-current structures indicates that voltage mode structures are relatively less noisy than current mode ones. To relax the analogue design requirements, a new digital calibration method is proposed to improve the linearity, precision, power consumption and radiation robustness of pipelined ADCs.