Thèse soutenue

FR
Auteur / Autrice : Ahmet Baştuğ
Direction : Dirk T. M. Slock
Type : Thèse de doctorat
Discipline(s) : Électronique et communications
Date : Soutenance en 2006
Etablissement(s) : Paris, ENST

Résumé

FR  |  
EN

Dans la première partie de la thèse, on considère des méthodes d’estimation des canaux utilisateurs dédiés en liaison descendante. Ces méthodes sont particulièrement avantageuses dans un contexte de transmission à formation de faisceaux. Elles ne supposent aucune connaissance a priori des retards des signaux reçus ainsi que les paramètres de formation des faisceaux; exploitent la totalité des séquences pilotes transmises ainsi que la dynamique structurée du canal. Dans la seconde partie, on commence par considérer un schéma d’égalisation au niveau chip et dite HDD-NLMS. Ce schéma utilise l’estimation de la précédente séquence chip comme réponse cible pour l’adaptation de l’égaliseur. Dans la suite propose les égalisateurs niveau symbole HSDPA N-Griffith et HDD-NLMS qui permettent une vitesse d’adaptation 16 fois plus élevée que dans le cas de l’utilisation des symboles PCPICH. Les solutions spécifiques HSDPA ont une complexité raisonnable et offrent des performances proches aux Max-SINR dans un environnement réel. Dans la dernière partie, nous évaluons l’avantage des égalisateurs au niveau chip par rapport au récepteur Rake conventionnel ainsi que l’avantage d’une décision hard par rapport à l’utilisation d’une contre réaction linéaire dans le contexte d’un récepteur avec élimination itérative parallèle des interférences. Cette contre réaction sera déduite d’un développement polynomial de l’inverse de la matrice de covariance en amont du premier étage d’égalisation. Etant donné que les égalisateurs à chaque étage sont différents, nous utilisons les résultats d’analyse des étages précédents afin de pouvoir estimer les paramètres de l’égalisateur à un étage donné.