Contribution à l'étude de nouvelles architectures de synthétiseur de fréquence

par Vincent Lagareste

Thèse de doctorat en Sciences Physiques et de l'Ingénieur. Electronique

Sous la direction de Yann Deval.

Soutenue en 2006

à Bordeaux 1 .


  • Résumé

    Cette thèse concerne l’étude de nouvelles architectures de synthétiseur de fréquence situées dans une chaîne d’émission et de réception radiofréquence. La synthèse de fréquence génère une fréquence permettant le déplacement en fréquence (par le biais de mélangeur) du signal reçu ou émis pour son traitement ou son émission. Il existe plusieurs type de synthétiseur de fréquence mais nous nous focaliserons sur la boucle a verrouillage de phase (PLL). Les performances du synthétiseur de fréquence a base de boucle a verrouillage de phase se définissent par sa rapidité de réaction, sa consommation, son bruit et la surface de silicium occupée. Ce travail est décomposé en trois parties : dans la première partie, une nouvelle architecture de synthétiseur de fréquence dite composite est présentée. Cette nouvelle architecture a pour objectif d’augmenter la bande passante du synthétiseur de fréquence afin de minimiser les contraintes en termes de bruit sur l’oscillateur contrôlé en tension (VCO). La deuxième partie traite de l’étude d’un nouveau comparateur de phase permettant d’obtenir une fréquence de référence supérieure au pas de synthèse avec un diviseur entier. Ce circuit a été réalisé en technologie BiCMOS 0. 25µm de STMicroelectronics. Dans la troisième partie l’étude des filtres d’ordre non entier est introduite pour répondre au mieux aux trois contraintes majeurs de la boucle a verrouillage de phase : la bande passante, la marge de phase et la rejection des hautes fréquences (rapidité, stabilité et pureté spectrale) ou pour permettre une intégration sur silicium du filtre en s’affranchissant des dispersions de fabrication.

  • Titre traduit

    Contribution to the study of new frequency synthesizer architectures


  • Résumé

    This thesis is dedicated to new frequency synthesizer architectures study, located in radio frequency emission and reception chain. The frequency synthesizer generates a frequency allowing the received or emitted signal frequency displacement (by mixer) for its treatment or its emission. There is several type of frequency synthesizer but we will focus on phase locked loop (PLL). The PLL based frequency synthesizer performances are defined by its settling time, noise, consumption and silicon area. This work is broken up into three parts: a new architecture of frequency synthesizer, composite PLL, is presented in the first part. This new architecture aims to increase the frequency synthesizer band-width in order to minimize the voltage controlled oscillator (VCO) constraints in terms of noise. In the second part of the study, a new phase comparator is introduced to obtain a reference frequency higher than the synthesis step with an integer divider. This circuit is designed and measured in STMicroelectronics BiCMOS 0. 25µm technology. Into the third part, the non integer order filter is study to answer, as well as possible, the three major PLL constraints : the band-width, the phase margin and the high frequencies rejection (speed, stability and spectral purity) or to allow the filter silicon integration for the process spread immunity.

Autre version

Cette thèse a donné lieu à une publication

Contribution à l'étude de nouvelles architectures de synthétiseur de fréquence

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (191 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Notes bibliographiques. Annexes

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Bordeaux. Direction de la Documentation. Bibliothèque Sciences et Techniques.
  • Disponible pour le PEB
  • Cote : FTA 3230
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.