Méthodologie de partitionnement logiciel matériel pour plateformes reconfigurables dynamiquement

A hardware software partitionning methodology for dynamically reconfigurable platforms

• Auteur / Autrice : Karim Ben Chehida
• Direction : Michel Auguin
• Type : Thèse de doctorat
• Discipline(s) : Automatique, traitement du signal et des images
• Date : Soutenance en 2004
• Etablissement(s) : Nice

Mots clés

Mots clés contrôlés

Circuits intégrés

Esterel (langage de programmation)

Algorithmes génétiques

Logiciels -- Développement

Résumé

On parle de plus en plus de systèmes (ou plateformes) reconfigurables qui intègrent sur un même substrat un ou plusieurs cœur de processeurs et une matrice programmable. Par ailleurs, tout un champ technologique émerge actuellement dans le domaine de la reconfiguration dynamique. Le concepteur se retrouve face à des choix d’implantations logicielles (spécifiques ou génériques) et matérielles (figées ou reconfigurables) pour les différentes parties de l’application. Pour les prochaines générations de systèmes, la complexité croissante nécessite de faire appel à des outils d��aide à la prise de décisions. Il est donc nécessaire d’étendre ou de repenser les approches de conception actuelles pour les adapter aux possibilités offertes par les technologies reconfigurables. Cette thèse propose une méthode automatique de partitionnement qui cible des systèmes mixtes logiciel et matériel reconfigurable dynamiquement et a pour objectif de minimiser le temps d’exécution global sous contrainte de surface maximale. Elle offre un flot complet à partir de la spécification au niveau système de l’application (écrite en SSM : formalisme graphique du langage synchrone Esterel) jusqu’à son raffinement vers les outils de niveau RTL. La méthode basée sur un algorithme h=génétique prend en compte les spécificités de l’architecture reconfigurable en ajoutant au partitionnement spatial (ou affectation) classique une étape de partitionnement temporel afin de distribuer dans le temps les configurations successivement implantées sur le reconfigurable. Les performances sont évaluées par une étape d’ordonnancement qui prend en compte les temps de communication et ceux dus aux changements de configurations.

Reconfigurable systems (or platforms) integrating one or more processors and a programmable matrix on a single die (ex : Excalibur of Altera, Virtex 4-Fx of Xilinx) are getting a large spread. Furthermore, a whole technological field is emerging now in the dynamic reconfiguration area. The designer faces software (specific or generic) and hardware (fixed or reconfigurable) implementation choices for the different parts of the application. For the next generation systems, the increasing complexity requires the use of computer aided design tools. It is necessary to expand or reconsider the actual design approaches in order to adapt them to the possibilities given by the programmable technology. This thesis proposes an automatic hardware/software method targeting systems mixing software and dynamically reconfigurable hardware with the objective of minimizing the total execution time under maximum hardware resource constraint. It provides a complete flow starting from a system level specification of the application (written in SSM : the graphical formalism of the Esterel synchronous language) until its refinement towards RTL level tools. The method, based on a genetic algorithm, takes into account the reconfigurable architecture specificities by adding to the classical spatial partitioning (or assignment) a temporal partitioning step in order to distribute over time the different configurations successively mapped on the reconfigurable part. The performances are evaluated by a scheduling step taking into account the communication times and those due to a configuration switching.