Mécanismes de transport, courants de fuite ultra-faibles et rétention dans les mémoires non volatiles à grille flottante

= Transport mecanism, ultra-law level leakage current and retention in non-volatile floating gate memories

• Auteur / Autrice : Stéphane Burignat
• Direction : Carole Plossu
• Type : Thèse de doctorat
• Discipline(s) : Dispositifs de l'électronique intégrée
• Date : Soutenance en 2004
• Etablissement(s) : Lyon, INSA
• Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
• Partenaire(s) de recherche : Laboratoire : LPM - Laboratoire de Physique de la Matière (1961-2007)

Mots clés

Mots clés contrôlés

Circuits intégrés

Ordinateurs -- Mémoires

Résumé

Le marché des mémoires non volatiles à grille flottante connaît actuellement un essor considérable du fait de leur utilisation croissante dans tous les domaines d'applications de l'électronique et par conséquent dans de très nombreux secteurs industriels. Cependant ces dispositifs mémoires se heurtent aujourd'hui à une limite technologique liée à l'impossibilité de réduire l'épaisseur de la couche d'oxyde tunnel SiO qui isole la grille flottante contenant l'information. En effet, en deçà d'une épaisseur critique de l'ordre de 7 nm, l'oxyde tunnel est le siège de courants de fuite induits par les cycles répétés de programmation, qui engendrent des pertes de charge diminuant drastiquement le temps de rétention et la durée de vie des cellules mémoires. Ces courants de fuite sont communément appelés courants SILC (Stress Induced Leakage Current). Durant cette thèse, dans l'objectif d'obtenir des mesures fiables des courants SILC, nous avons mis en oeuvre un banc de mesure très bas niveau permettant d'atteindre la résolution (10-15 A) des appareillages de mesures les plus performants du marché. Nous avons ensuite implémenté la technique dite "de la grille flottante" qui permet d'atteindre de façon indirecte des niveaux de courant inférieurs à 10-16 A. À partir de nombreuses mesures expérimentales réalisées sur des oxydes tunnel de 7 - 8 nm issus d'une technologie FLOTOX EEPROM, un modèle de conduction tunnel assisté par pièges a été développé permettant, à l'aide d'une nouvelle méthodologie, d'extraire les profils de distributions spatiale et énergétique des défauts dans l'oxyde. Le chargement stable de ces défauts permet de rendre compte de la dérive de la loi Fowler-Nordheim responsable de la fermeture de fenêtre de programmation des cellules mémoires. Le modèle développé conduit finalement à une bonne simulation des caractéristiques de conduction de l'oxyde tunnel dans tous les domaines de champ électrique et en fonction du niveau de dégradation. Finalement, les structures à grille flottante ont été modélisées d'un point de vue dynamique. L'influence des pulses de programmation sur les différentes grandeurs électriques dans les cellules mémoire a été analysée ainsi que les cinétiques de perte de charge en fonction du courant de fuite dans l'oxyde tunnel. A partir des mesures réalisées sur des structures de test grille flottante, les temps de rétention sur cellule élémentaire ont été extrapolés.

AThe commercial market of non volatile floating gate memories is considerably growing. Nevertheless a further integration of these memory devices is limited by the impossibility to reduce the thickness of the SiO2 tunnel oxide layer isolating the floating gate which contains the charge information. Under a critical thickness of 7 nm, leakage currents induced by cumulated programming cycles lead to floating gate charge losses which drastically reduce the retention time and the life time of memory cells. In order to obtain reliable measurements of SILC currents, we have optimized a very low level experimental set-up and implemented the so-called "floating gate technique" which leads to an indirect evaluation of ultra-low level (inferior to 10-16 A) leakage currents. From a great number of experimental measurements performed on 7 to 8 nm thick tunnel oxides from a FLOTOX-EEPROM technology, a new model of trap assisted tunneling conduction mechanism was developed. Thanks to a new methodology, the spatial and energetical distributions of defects in tunnel oxides were extracted and then account for the programming window closure of memory cells. The floating gate devices were modelized from a dynamic point of view. The influence of programming pulses parameters on the critical stressing electrical values was analysed, also the floating gate charge loss kinetic in retention conditions was explicited as a function of tunnel oxide leakage current. From measurements performed on floating gate test structures, retention times on elementary EEPROM cells were extrapolated as a function of degradation level.