Analyse des mécanismes mis en jeu lors de l'élaboration par gravure plasma de structures de dimensions déca-nanométriques : application au transistor CMOS ultime

Study of the plasma etching mechanisms involved in the achievement of sub-20 NM MOS transistor gate

• Auteur / Autrice : Erwine Pargon
• Direction : Olivier Pierre Etienne Joubert
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 2004
• Etablissement(s) : Grenoble 1

Résumé

Ce travail de thèse vise la compréhension des mécanismes de gravure impliqués dans les procédés de gravure plasma de grilles en pol silicium pour l'élaboration de transistors MOS de dimension inférieure à 20 nm. La réalisation d'une grille de transistor comprend une étape de lithographie suivie d'étapes de gravure. Actuellement, les techniques lithographiques constituent un frein à la réduction en dimension des grilles. La stratégie adoptée pour s'affranchir des limites lithographiques est l'introduction d'une étape de réduction de coti résine qui consiste à éroder latéralement par gravure plasma les motifs de résine préalablement définis par la lithographie. Le premier objectif de ce travail de thèse a donc été la compréhension des mécanismes de gravure mis en jeu lors d'un procédé de réduction de cote résine. Deux chimies de plasma HBr/02 et C12/02 ont été étudiées et comparées. Pour ces deux chimies, une corrélation a été établie entre les vitesses de gravure latérale (MEB), les modifications physico-chimiques des flancs des motifs de résinl après exposition à un plasma (XPS), et la nature chimique des produits issus de la gravure de la résine (spectrométrie de masse). Le deuxième volet de ce travail étudie les facteurs responsables de la perte de contrôle dimensionnel lors des différentes étapes du procédé de gravure grille. Les aspects étudiés sont les modifications physico-chimiques du masque résine pendant la gravure, les couches de passivation qui se forment sur les flancs des motifs gravés, et l'état de surface des parois du réacteur, et ce grâce à la mise au point de deux protocoles expérimentaux utilisant des analyses XPS.

This work focuses on the understanding of the mechanisms involved in plasma etching processes used to design sub-20 nm poly-silicon gates for MOS transistors. The achievement of poly-silicon gates is based on two main steps: lithography followed by plasma etching. Nowadays, the lithographic step limits the scaling down of the silicon gates. The current strategy to overcome this limitation is to introduce a step of "resist trimming" prior to ail the other classical gate etching steps. This particular plasma etching step consists in a controlled lateral erosion of the photoresist patterns elaborated by classicallithography. In this work, we have deeply studied the resist trimming processes. Two plasma chemistries HBr/02 et C12/02 have been investigated. For both chemistries, correlations between lateral etch rates (measured from SEM observations), the chemical surface modifications of the resist patterns (tops and sidewalls) deterrnined by XPS analyses, and the chemical nature of the resist etch-by-products obtained by mass spectrometry have been established. Moreover, controlling this particular step is not the only challenge when achieving sub-20nm transistor gates. Very accurate control and understanding of ail the plasma steps involved in the gate stack processes are also required. The parameters that generate a deviation 0 the final gate dimension during the plasma etching steps have been investigated thanks to the development of two experimental procedures based on XPS analyses: the etching behaviour of the photoresist mask exposed to the plasma, and the chemical nature of the layers that deposit on feature sidewalls and on the reactor walls during the process.