Le moteur de recherche
des thèses françaises
'%3e%3cpath%20style='fill:%2300a0dc;fill-opacity:1;stroke:none;stroke-width:.144606;stroke-opacity:1;stop-color:%23000'%20d='M41.8%20100.088H52.28c.46%200%20.831.421.831.945v10.25c0%20.524-.37.946-.831.946H41.8c-.46%200-.831-.422-.831-.945v-10.251c0-.524.37-.945.831-.945z'/%3e%3cpath%20d='m47.072%20102.02-4.87%202.656%204.87%202.657%203.985-2.174v3.06h.885v-3.543m-7.969%201.851v1.771l3.1%201.691%203.098-1.691v-1.77l-3.099%201.69z'%20style='fill:%23fff;fill-opacity:1;stroke-width:.442726'/%3e%3ccircle%20style='fill:%23009f1d;fill-opacity:1;stroke:%23fff;stroke-width:.379704;stroke-linecap:round;stroke-linejoin:round;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1;stop-color:%23000'%20cx='54.151'%20cy='101.224'%20r='3.451'/%3e%3cpath%20d='m55.669%2099.387.659.664-3.075%203.104-1.634-1.649.66-.663.974.979%202.416-2.435'%20style='fill:%23fff;fill-opacity:1;stroke:none;stroke-width:.30061;stroke-miterlimit:4;stroke-dasharray:none;stroke-opacity:1'/%3e%3c/g%3e%3c/svg%3e)
Architecture reconfigurable dynamiquement pour applications mobiles
| Auteur / Autrice : | Raphaël David |
| Direction : | Olivier Sentieys |
| Type : | Thèse de doctorat |
| Discipline(s) : | Traitement du signal et télécommunications |
| Date : | Soutenance en 2003 |
| Etablissement(s) : | Rennes 1 |
Résumé
Le cadre de la thèse est celui des architectures reconfigurables pour les applications mobiles. Une nouvelle architecture a été proposée. Celle-ci, baptisée DART, se base sur une reconfiguration dynamique au niveau fonctionnel et sur une organisation hiérarchique pour répondre conjointement à des exigences de haute performance, de faible consommation et de flexibilité. Une chaîne de compilation a par ailleurs été conçu afin de transformer des descriptions haut niveau d'applications en codes binaires exécutables sur l'architecture. Celle-ci est construite autour d'une partie frontale permettant la transformation et l'optimisation de codes C, d'un compilateur reciblable et d'un outil de synthèse de haut niveau. Cette architecture et sa chaîne de développement ont été validé par la mise en œuvre de traitements issus du domaine applicatif et ses performances ont été comparées à celles d'architectures représentatives de l'offre commerciale en matière de circuits reconfigurables.