Contribution à la modélisation des performances des technologies CMOS 50nm

par David Souil

Thèse de doctorat en Optique, optoélectronique et micro-ondes

Sous la direction de Gérard Ghibaudo.

Soutenue en 2002

à Grenoble INPG .

mots clés

Résumé

Ce travail de thèse s'intéresse aux transistors MOS de longueur de grille 50 et 30nm et plus particulièrement à la modélisation de leurs caractéristiques électriques statiques et dynamique. La miniaturisation des composants s'accompagne de phénomènes physiques limitant les performances électriques. Un modèle analytique compact comme Berkeley Short Igfet Model est-il néanmoins en mesure de reproduire le fonctionnement de ces dispositifs ? Le premier objectif de cette thèse se résume à l'analyse de la modélisation de ces effets parasites dans les équations classiques des courants des différents noeuds du transistor. Ces phénomènes liés à la réduction d'échelle altèrent- ils la méthodologie d'extraction des paramètres comme la longueur électrique ? Ce travail vise à évaluer leur impact sur les performances dynamiques comme le temps de propagation et la puissance consommée par le dispositif. Sur quels effets et quelle brique de base élémentaire faut-il particulièrement concentrer les efforts de recherche Enfin, des modifications du procédé de fabrication des transistors comme l'introduction des source/drain surélevés doivent être étudiées pour quantifier les gains éventuels en performance.

Titre traduit

A contribution to model 50nm CMOS dynamic performances

Pas de résumé disponible.