Étude de nouveaux concepts d'architectures drain-sources pour les technologies sub-0. 18 µm

• Auteur / Autrice : Romain Gwoziecki
• Direction : Pierre Gentil
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 1999
• Etablissement(s) : Grenoble INPG

Mots clés

Mots clés libres

Sciences et techniques

Electronique

Transistor mos complementaire

Technologie mos complementaire

Resistance serie

Modelisation

Résumé

Le sujet de cette these concerne les architectures de jonctions des transistors cmos fortement submicroniques (longueur de grille inferieure a 0. 18 microns). Les objectifs de ce travail sont d'augmenter le courant de saturation ion du transistor mos, tout en limitant le courant de fuite ioff. L'approche suivie a donc consiste a diminuer la resistance serie rs et a controler la chute de vth en fonction de la longueur de grille l. Le chapitre 1 introduit les notions de base relatives aux transistor mos, et discute de l'impact des principaux parametres electriques (tension de seuil vth, pente sous le seuil s et resistance serie rs) sur ion et sur ioff. Le chapitre 2 presente le modele de vth choisi pour etudier les differentes architectures de transistor, ainsi qu'une explication physique du comportement de la pente sous le seuil avec la longueur de transistor. La derniere partie de ce chapitre est consacree a la comprehension de ce qu'est la longueur effective du transistor, ainsi qu'a la modelisation de la resistance serie. Le chapitre 3 est dedie a l'etude theorique de l'impact des architectures de jonction sur la longueur effective et sur la resistance serie, et presente les resultats experimentaux obtenus pour diverses architectures de jonction (jonctions fines, espaceurs mince, drain-sources sur-eleves). Le chapitre 4 etend le modele de vth au cas des profils retrogrades, et presente les limitations de ce type de profils, ainsi que quelques resultats experimentaux concernant les canaux retrogrades realises avec de l'indium. Le profil vertical du canal etant insuffisant pour controler vth, le chapitre 5 est dedie a l'etude des avantages et des limitations du dopage auto-aligne du canal (architectures poches), et propose notamment une amelioration de ce concept afin de permettre un controle parfait de vth. La conclusion de ce travail reprend les bilans de chaque chapitre, en ouvrant quelques perspectives pour l'optimisation des transistors.