Architectures de circuits pour la commutation et la gestion de ressources en ATM

Integrated circuits architectures for atm switching and resource management

• Auteur / Autrice : Daniel Weil
• Direction : Gérard Michel
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 1998
• Etablissement(s) : Grenoble INPG

Mots clés

Mots clés libres

Sciences appliquees

Telecommunications et theorie de l'information

Reseau telecommunication

Commutation telecommunication

Transmission asynchrone

Qualite service

Gestion ressources

Circuit integre

Modelisation

Synthese comportementale

Telecommunication network

Telecommunication switching

Asynchronous transmission

Service quality

Resource management

Integrated circuit

Modeling

Résumé

Au fur et a mesure que s'affinent les services proposes sur les reseaux atm, des algorithmes de plus en plus complexes doivent etre mis en place autour des nuds de commutation et necessitent la conception de circuits integres. L'objectif de cette these est d'explorer de nouvelles architectures pour ces algorithmes en essayant de degager les methodes les plus efficaces et en s'appuyant sur des experiences concretes de conception materielle. Nous sommes tout d'abord places dans un contexte ou les specifications sont stables et l'architecture bien definie des le debut de la conception. Aussi nous pouvons utiliser efficacement le flot de conception classique fonde sur une modelisation au niveau rtl pour le developpement d'un commutateur atm, com16m, integrant sur une seule puce de 6 millions de transistors une capacite de commutation de 10 gbit/s. Cependant, la prochaine generation de commutateur atm devra integrer des algorithmes de controle de trafic, de lissage de trafic et de gestion de ressources dont la complexite et les contraintes temporelles necessitent toujours des realisations materielles. Or, les specifications de ces algorithmes sont en continuelle evolution et cette instabilite est incompatible avec les temps de developpement requis par les methodes classiques de conception materielle. Nous proposons alors d'utiliser une methode de conception de haut niveau fonde sur la synthese comportementale afin d'explorer de nouvelles architectures et d'en estimer rapidement et de maniere tres precise leurs performances. Nous synthetisons dans une technologie 0,25 m plusieurs series d'architectures ayant des performances variant entre 300 mbit/s et 4,5 gbit/s. Ces resultats nous permettent enfin d'ebaucher une architecture pour la prochaine generation de commutateurs atm.