Architectures parallèles systoliques pour la compression de données et la manipulation des sous-chaînes
par Ahmad Wabbi
Thèse de doctorat en Informatique
Sous la direction de Jean-Frédéric Myoupo.
Soutenue en 1998
à Amiens .
mots clés-
Résumé
Nous proposons dans ce travail plusieurs algorithmes et architectures parallèles pour la manipulation des sous-chaînes et la compression de données. Le modèle parallèle choisi est le modèle systolique connu comme étant aussi bien rapide et efficace que facile à implémenter en VLSI. Dans un premier temps, deux architectures systoliques pour la manipulation des sous-chaînes sont présentées. La première est un réseau unidimensionnel pour la détection des répétitions, des motifs de caractères répétés plusieurs fois consécutives, dans une chaîne de caractères. La deuxième est bidimentionnelle. Elle calcule les statistiques des sous-chaînes d'une chaîne donnée, c'est à dire le nombre de fois que chaque sous-chaîne est rencontrée dans la chaîne originale. Ces réseaux sont des améliorations significatives de deux architectures proposées dans [AN84] en y introduisant la notion de division de cycle d'horloge. En ce qui concerne la compression de données, nous étudions trois réseaux systoliques unidimensionnels. La méthode de compression utilisée dans les trois s'appuie sur ce qu'on appelle les self-organizing lists. Son efficacité dépend directement à l'heuristique de mise-à-jour de la liste utilisée. La première architecture est une implémentation efficace d'une heuristique bien étudiée dans la littérature qui s'appelle « Transpose ». Les deux autres sont des implémentations de deux heuristiques hybrides : une qui est déjà proposée dans plusieurs articles mais sans implémentations systoliques et une autre que nous proposons et montrons qu'elle est plus efficace que la première
-
Titre traduit
Systolic architectures for data compression and substring manipulation
-
Pas de résumé disponible.
