Contribution au test intégré : optimisation des générateurs de vecteurs de test matériels et leur adaptation à la détection de fautes complexes

Contribution to integrated test: optimization of hardware test pattern generators and their design for complex faults detection

• Auteur / Autrice : Hélène Viallon
• Direction : Christian Landrault
• Type : Thèse de doctorat
• Discipline(s) : Électronique, optronique et systèmes
• Date : Soutenance en 1996
• Etablissement(s) : Montpellier 2

Mots clés

Mots clés contrôlés

Éléments finis, Méthode des

Analyse vectorielle

Pannes

Circuits intégrés

Résumé

Le test des circuits integres permet de verifier le fonctionnement des circuits de plus en plus complexes elabores de nos jours. En ajoutant des modules de test sur les circuits integres eux-memes (test integre), cette verification peut etre effectuee a tous les moments de la vie du composant. Le but de cette these est d'ameliorer l'architecture du module de generation de vecteurs de test (gvt) qui assure la production des stimuli de test appliques au circuit. Deux nouvelles architectures ont ete proposees permettant de mettre en evidence des defauts comme les fautes de delai ou de collage dans les circuits sequentiels et combinatoires. Elles allient toutes les deux la generation d'une sequence deterministe et d'une sequence aleatoire afin de garantir le meilleur taux de couverture. La premiere architecture basee sur un cas particulier de machine d'etat produit une suite ordonnee de vecteurs de test deterministe completee par une sequence aleatoire. On peut donc l'utiliser pour mettre en evidence des defauts dans les circuits sequentiels. La deuxieme architecture permet la detection de fautes de delai dans les circuits combinatoires en generant des paires de vecteurs de test. Elle consiste a construire un lfsr specifique en fonction des paires de vecteur a produire. Certaines optimisations (utilisation de valeurs non specifiees, simulation inverse, etude des relations gvt/generateurs automatiques de vecteurs de test) sont aussi proposees pour reduire le cout d'implantation en surface tout en garantissant la qualite maximale du test realise par le gvt