Processeur de signal digital à architecture parallèle implémenté en FPGA. Application à un système de surveillance à domicile des nourrissons à risque de MSN

par Jalal Sabor

Thèse de doctorat en Sciences médicales

Sous la direction de Michel Hubin.

Soutenue en 1995

à Rouen .

mots clés

• Processeur
• Prototype
• Architecture parallèle
• Sudden death
• Infant
• Monitoring
• At home
• Ambulatory
• Surveillance
• Digital processing
• Processor
• Signal processing
• Prototype
• Traitement du signal -- Techniques numériques -- Appareils et matériel
• Réseaux logiques programmables par l'utilisateur
• Syndromes des apnées du sommeil -- Monitorage médical
• Mort subite du nourrisson -- Monitorage médical
• Monitorage ambulatoire

Résumé

L'objectif de ce mémoire est la contribution à la réalisation d'un système de monitorage à domicile d'aide à la recherche sur la mort subite du nourrisson. Dans ce cadre il s'agit de développer un moniteur ambulatoire intelligent de suivi du nourrisson intégrant des fonctionnalités de surveillance cardio-respiratoire et d'enregistrement des paramètres d'environnement à des fins de traitement ultérieur. Après avoir identifié tous les paramètres d'intérêt majeur, et conçu autour des capteurs une chaine de mise en forme des signaux et d'acquisition, nous avons développé un processeur de signal digital intelligent capable de gérer l'acquisition, de traiter en temps-réel tous les signaux et de transmettre les données via une liaison RS232 vers un système d'archivage. L'architecture parallèle du VSP a été implémentée dans un réseau de portes reprogrammables de type FGPA. Le prototype actuel peut être l'objet d'un transfert de technologie en vue d'une industrialisation

Titre traduit

FPGA - digital processor applied to home monitoring of sudden infant death syndrome risk babies

Pas de résumé disponible.