Un generateur parametrable de multiplieur de frequence utilisant des techniques numeriques

par Michel Combes

Thèse de doctorat en Sciences appliquées

Sous la direction de Alain Greiner.

Soutenue en 1994

à Paris 6 .

mots clés

Résumé

Les progres impressionnants en matiere de vlsi ne se sont pas uniquement traduit par une augmentation de la densite des circuits, mais aussi de celle des frequences de fonctionnement. Les centaines de meghaertz sont aujourd'hui a notre portee. A de telle frequence les horloges ne peuvent plus etre amenees sans deterioration sur l'interface des circuits. La multiplication de frequence semble necessaire. Nous avons conventionnellement l'habitude d'utiliser des boucles a verrouillage de phase seulement ces dernieres accusent d'une faible dynamique de fonctionnement et sont sensible au bruit, elles requierent souvent une technologie particuliere pour la realisation de composants analogiques. D'un autre cote les boucles a verrouillage de delai permettent d'obtenir une tres grande precision avec seulement des techniques numeriques. Cette technique n'engendre aucun cumul d'erreur de phase et procure une independante vis a vis de la technologie. Seulement le cout en surface d'une telle approche est important. Nous introduisons une notion nouvelle: la dll factorisee qui permet d'integre un multiplieur par 20 dans moins de 1 mm2. L'originalite du travail reside dans l'approche parametrable en cellules precaracterisees, le retard variable a interpolation, et algorithme de correction. Les travaux de these ont debouches sur une realisation concrete d'un multiplieur de frequence par 20 dans une technologie cmos 1 micron. Les resultats experimentaux nous ont permis d'atteindre une que notre approche permet d'obtenir frequence d'horloge a 170 mhz avec une distorsion de phase de 278 ps

Titre traduit

A parametrable generator for a digital frequency multiplier

Pas de résumé disponible.