Diagnostic et simulation de pannes temporelles dans les circuits digitaux

par David Dumas

Thèse de doctorat en Informatique, automatique et traitement du signal

Sous la direction de Serge Pravossoudovitch.

Soutenue en 1994

à Montpellier 2 .

mots clés

• Circuits intégrés numériques -- Fiabilité
• Pannes
• Temps entre défaillances, Analyse des
• Simulation, Méthodes de

Résumé

Cette etude se situe dans le cadre de la simulation et du diagnostic de pannes temporelles dans les circuits integres digitaux. Si ces operations sont parfaitement maitrisees pour des pannes fonctionnelles franches, elles posent un certain nombre de problemes pour les pannes temporelles. Ces pannes temporelles modelisent les defauts physiques ou les defauts de conception produisant des dysfonctionnements logiques a haute frequence uniquement. L'objet de cette these est le developpement d'une methode efficace de simulation de pannes temporelles, et l'amelioration d'une methode de diagnostic developpee precedemment. L'adaptation de l'algorithme de tracage de chemins critiques a permis de proposer dans une premiere etape, une methode de simulation de pannes de transitions. L'exploitation d'informations temporelles a permis de developper une methode de calcul du seuil de detection des pannes. La methode de simulation integrant ce calcul, traite donc un modele de pannes quantitatif prenant en compte la valeur du retard introduit par les pannes. Grace au calcul du seuil de detection et au developpement d'une methode d'ajustement dynamique de l'instant d'observation des sorties, le processus de diagnostic a pu etre ameliore, en terme d'informations complementaires et de precision dans la localisation de l'element defectueux

Titre traduit

Diagnosis and simulation of delay faults in digital circuits

Pas de résumé disponible.