Thèse soutenue

Processeurs a tolerance de fautes : etude, conception et realisation de multiplieurs autotestables en technologie cmos
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Zhigang Mao
Direction : Bernard Loriferne
Type : Thèse de doctorat
Discipline(s) : Traitement du signal et télécommunications
Date : Soutenance en 1991
Etablissement(s) : Rennes 1

Résumé

FR

Le developpement des technologies microelectroniques entraine une utilisation de plus en plus importante des circuits integres dans les systemes informatiques; la fiabilite offerte par les circuits est un parametre important. Cette these presente une technique celle de l'autotest pour ameliorer la fiabilite des circuits lorsque des taches critiques doivent etre accomplies et utilise cette technique dans la realisation d'un multiplieur parallele. La tolerance aux fautes est le principal moyen pour obtenir un systeme fiable, dans un systeme tolerant aux fautes, le circuit autotestable peut realiser le test en ligne d'erreurs; la structure du circuit autotestable et des methodes pour la conception du circuit en vue de l'autotest sont presentees. Le multiplieur parallele est un operateur important dans les systemes informatiques et les systemes de telecommunication; son algorithme determine directement la vitesse de la multiplication et le cout materiel de sa realisation. Une presentation et une comparaison sur differents algorithmes sont faites. Quelques algorithmes sont choisis pour realiser des multiplieurs autotestable; les realisations nous donnent des resultats reels sur les performances des multiplieurs autotestables utilisant ces differents algorithmes et differentes methodes pour la conception de l'autotest