Une solution de déploiement de réseau sur puce asynchrone pour les architectures globalement asynchrones et localement synchrones

par Yvain Thonnart

Projet de thèse en Nano electronique et nano technologies

Sous la direction de Ahmed-amine Jerraya.

Thèses en préparation à Grenoble Alpes , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec CEA/LETI (laboratoire) depuis le 24-01-2011 .


  • Résumé

    Ce sujet de thèse porte sur l'ensemble des concepts et techniques nécessaires au déploiement de réseaux sur puce asynchrones. Pour cela, on identifiera tout d'abord les composants fonctionnels nécessaires, et proposera des protocoles de réseau et des microarchitectures de composants permettant l'optimisation des bandes passantes de communication tout en cherchant à minimiser les coûts en surface et en consommation. Une attention particulière sera notamment apportée aux interfaces de resynchronisation qui se connecteront aux éléments de calcul. Une fois ces concepts définis, on s'attachera à la conception et l'implémentation de ces composants de base, ainsi qu'à la méthodologie permettant leur réalisation matérielle dans un environnement de développement industriel. Il s'agira également de proposer une solution flexible pour l'utilisation de ces composants, permettant de proposer des topologies d'interconnexion variées en fonction des applications cibles. Pour cela, on s'attachera tout au long des travaux à considérer une structure modulaire et configurable permettant la meilleure adaptation aux besoins. On pourra alors chercher à proposer des outils de génération automatique associés, dans le but de permettre la mise en œuvre systématique du flot de conception quelle que soit la topologie. Enfin, l'analyse de performance, la vérification et le test de ces solutions nécessitent d'être étudiés pour apporter un crédit de confiance à une telle solution pour son utilisation dans un produit.

  • Titre traduit

    An Asynchronous Network on Chip Framework for Globally-Asynchronous Locally-Aynchronous Architectures


  • Pas de résumé disponible.