transistors synaptiques nano-ioniques pour systèmes neuromorphiques

par Ngoc anh Nguyen

Projet de thèse en Electronique et Optoélectronique, Nano- et Microtechnologies

Sous la direction de Olivier Schneegans.

Thèses en préparation à université Paris-Saclay , dans le cadre de École doctorale Electrical, optical, bio-physics and engineering , en partenariat avec Laboratoire de Génie Electrique et Electronique de Paris (laboratoire) et de CentraleSupélec (référent) depuis le 01-10-2019 .


  • Résumé

    Le calcul neuromorphique représente une innovation technologique majeure qui vise à effectuer des opérations logiques de façon intelligente et avec une très faible consommation d'énergie, et nécessite la construction de systèmes faisant appel à des éléments synaptiques bio-réalistes avec des mécanismes de configuration robustes. Récemment, Il a été observé un intérêt croissant pour les architectures à trois terminaux (memtransistors), dont l'architecture a été considérée favorable pour réaliser des fonctions synaptiques complexes [1-3]. Aujourd'hui, le transistor synaptique ionique apparait comme l'un des candidats les plus prometteurs, en raison de sa faible consommation énergétique, son évolutivité et son intégration. L'architecture du composant est basée sur l'utilisation d'un conducteur ionique solide comme un diélectrique de grille pour contrôler la migration d'ions au sein du canal du transistor [4-10]. Dans ce contexte, l'objectif de cette thèse est l'étude d'architectures innovantes de transistors ioniques tout solide en tant que composant synaptique pour applications neuromorphiques. L'objectif principal de la thèse est l'évaluation du comportement synaptique des transistors ioniques tout solide. Dans une première phase, différents matériaux d'intérêt seront intégrés pour réaliser des transistors ioniques synaptiques, avec deux types d'architecture de canal : (i) simple couche de conducteur ionique solide ou (ii) bicouche conducteur ionique/électrode d'insertion. Le comportement synaptique des composants réalisés sera ensuite évalué en termes de modulation de conductance, linéarité, symétrie, et de consommation énergétique. Une phase de modélisation devra être mise en œuvre pour analyser les effets physiques ayant lieu au cours du fonctionnement du composant, en particulier la cinétique de migration d'ions et le mode d'accumulation dans les différentes phases et interfaces de l'architecture du composant. Les structures d'intérêt seront enfin considérées pour simuler différentes fonctions synaptiques. Les domaines d'applications devront être identifiés en fonction des performances montrées par chaque technologie.

  • Titre traduit

    nano-ionic synaptic transistors for neuromorphic systems


  • Résumé

    Neuromorphic computing represents an innovative technology that can perform intelligent and energy-efficient computation, whereas construction of neuromorphic systems requires biorealistic synaptic elements with rich dynamics that can be tuned based on a robust mechanism. As a result, there exists a tremendous upsurge of research interests on building neuromorphic systems, especially by exploiting the scalability and functionality of emerging devices (memristors, Reram). Recently, there is a growing interest on 3-terminal synaptic architectures (memtransistors), whose additional input terminal and modified device configuration have proven favorable for achieving complicated synaptic functions [1-3]. Today, ion gated transistors appear as one of the most promising candidates, due to their low consumption, scalability and integration. They rely on the use of an ion conductor as a gate dielectric to drive or attract ions to/from the channel [4-10]. In this context, the objective of this PhD is to investigate novel solid-state nanoionic transistors as a synaptic device for neuromorphic applications. The main objective of the PhD is to investigate the potential synaptic behavior that can be achieved nanoionic synaptic transistors. To this aim various materials and device architectures will be characterized: channel with (i) ionic conductor or (ii) ionic conductor/host material bilayer. On these structures, synaptic behavior features will be quantified in terms of: conductance modulation, linearity, symmetry, and energy consumption. Modelling will be carried to analyze the physical effects taking place in the devices: a comprehensive study of ion drift and accumulation in the channel bulk or interfaces will be described and simulated. Based on the obtained results, a benchmark among the various tested technologies will be proposed. Then, the link between device architecture (materials, thicknesses…) and synaptic capabilities will be clarified. The objective is to propose innovative synaptic solid state transistors (new elements, multilayers…) to optimize the overall performance.