Sécurisation de l'implémentation des mécanismes de chiffrements par flot

par Ezinam Talaki

Projet de thèse en Nano electronique et nano technologies

Sous la direction de David Hely.

Thèses en préparation à Grenoble Alpes , dans le cadre de École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble) , en partenariat avec CEA/LETI (laboratoire) depuis le 15-04-2019 .


  • Résumé

    Les attaques récentes sur les processeurs (Meltdown et Spectre) ont mis en évidence la vulnérabilités des composants électroniques grands publics. Cela vaut pour les processeurs des ordinateurs ou téléphones portables, mais aussi pour les petits processeurs embarqués dans les objets connectés (IoT). Il est nécessaire de sécuriser ces circuits, tout en tenant compte de leurs contraintes spécifiques (petite empreinte matérielle et basses consommation). Il apparait en particulier nécessaire de sécuriser les transactions intra-chip pour garantir la confidentialité et l'intégrité des communications entre un CPU et ses périphériques (eg. FLASH, DMA, SRAM….). Les mécanismes de chiffrement par flot sont bien adaptés pour répondre à ces défis car leur implémentation nécessite peu de ressources matérielles. Cependant, la sécurité du système est alors reportée sur celle du mécanisme de chiffrement. L'objet de cette thèse est donc de proposer des implémentations robustes aux attaques par canaux auxiliaires (side channel) et aux injections de fautes. Nous proposerons et implémenterons des contre-mesures tenant compte de la forte contrainte de taille, de performances et de consommation. L'implémentation sécurisée sera évaluée sur des bancs de caractérisation. Les axes de recherche à investiguer sont les suivants: Choix des mécanismes les mieux adaptés pour assurer les fonctions de sécurité (confidentialité, authentification et intégrité) et une intégration « triviale » dans un processeur ou SoC. Attaques par canaux auxiliaires: identifier les opérations donnant lieu à une fuite d'information (eg. T-test, information mutuelle) et proposer des contremesures (eg. masquage, jitter, insertion de délais aléatoires) offrant le meilleur compromis robustesse/complexité matérielle. Injections de fautes: détecter une modification de l'état interne du chiffreur

  • Titre traduit

    Securing the implementation of stream ciphering mechanisms


  • Résumé

    Recent attacks on processors (Meltdown and Specter) have highlighted the vulnerability of consumer electronics components. This applies to computer processors or mobile phone ones, but also for small processors embedded in connected objects (IoT). It is necessary to secure these circuits, while taking into account their specific constraints (small material footprint and low consumption). In particular, it appears necessary to secure the intra-chip transactions to ensure the confidentiality and integrity of communications between a CPU and its peripherals (eg FLASH,DMA, SRAM ....). Stream ciphering mechanisms are well suited to address these challenges because their implementation requires little resources. However, the security of the system then lies on the encryption scheme one. The subject of this Phd thesis is therefore to offer robust implementations to side channel attacks and fault injections. We will propose and implement countermeasures taking into account the strong size constraint, performance and consumption. The secure implementation will be evaluated on characterization benches. The lines of research to be investigated are the following: Choice of the most appropriate schemes to ensure the security functions (confidentiality, authentication and integrity) and a "trivial" integration into a processor or SoC. Side channel attacks: identify the operations giving rise to an information leak (eg T-test, mutual information) and propose countermeasures (eg masking, jitter, random delays) offering the best compromise robustness / complexity Fault injection: find a modification of the internal state of the encryptor