Contribution aux aspects matériels de la Cryptographie Post-Quantique.

par Etienne Marcatel

Projet de thèse en Mathématiques

Sous la direction de Philippe Elbaz-Vincent.

Thèses en préparation à Grenoble Alpes , dans le cadre de École doctorale mathématiques, sciences et technologies de l'information, informatique (Grenoble) , en partenariat avec Institut Fourier (laboratoire) depuis le 01-04-2019 .


  • Résumé

    Les récentes avancées dans la construction des ordinateurs quantiques ont poussées le National Institute of Standards and Technologies (NIST) à lancer une compétition en 2017 de schémas cryptographiques à clés publiques post-quantiques, semblable à celles pour l'AES et SHA3, afin de standardiser plusieurs schémas post-quantiques. En effet, la réalisation d'un ordinateur quantique de grande taille comprometerait la plupart des mécanismes à clé publique actuellement utilisé, il est donc éssentiel de se préparer à cette éventualité. Cette thèse s'inscrit dans une démarche d'amélioration des performances des implantations des algorithmes post-quantiques (notamment sur des matériels spécifiques, e.g., FPGA). Avec un focus sur ceux basés sur les réseaux algébriques et les codes correcteurs d'erreurs, afin d'améliorer les rapports complexité/performance/«dimensionnement cryptographique» dans le cas d'implantations matérielles. L'objectif étant aussi de contribuer, au niveau international, à l'évaluation de ces algorithmes durant le process du NIST.

  • Titre traduit

    Contribution to Post-Quantum Cryptography on Hardware devices.


  • Résumé

    Recent advances in the construction of quantum computers have prompted the National Institute of Standards and Technologies (NIST) to launch a competition in 2017 for post-quantum public key cryptographic schemes, similar to those for the AES and SHA3, to standardize several post-quantum schemes. Indeed, the realization of a large scale quantum computer would compromise most public key mechanisms currently used, so it is essential to prepare for this eventuality. This thesis is part of a process to improve the performance of implementation of post-quantum algorithms (especially on specific hardware, e.g., FPGA). With a focus on those based on algebraic lattices and error-correcting codes, to improve the complexity / performance / "cryptographic dimensioning" relationships in the case of hardware implementations. The aim is also to contribute, at the international level, to the evaluation of these algorithms during the NIST process.