Analyse de robustesse pour la conception de systèmes temps réel implémentables

par Lulu He

Projet de thèse en Informatique

Sous la direction de Philippe Dague et de Lina Ye.

Thèses en préparation à Paris Saclay , dans le cadre de Sciences et Technologies de l'Information et de la Communication , en partenariat avec LRI - Laboratoire de Recherche en Informatique (laboratoire) , VALS - Vérification d'Algorithmes, Langages et Systèmes (equipe de recherche) et de Université Paris-Sud (établissement de préparation de la thèse) depuis le 01-02-2019 .


  • Résumé

    Les informaticiens s'accordent sur le fait qu'il est préférable de vérifier les logiciels critiques pendant la phase de conception avant de les mettre en œuvre et de les exécuter afin de détecter les défauts potentiels dès que possible. Les expériences montrent que de cette manière, on peut réduire drastiquement les coûts d'un développement de système complexe. La vérification formelle automatisée est apparue comme un complément utile et prometteur aux tests ; ces derniers montrent la présence d'échecs sans garantir leur absence. Les systèmes temps réel manifestent à la fois des comportements discrets et continus. Un exemple paradigmatique de tels systèmes est un programme de contrôle numérique intégré pour un environnement d'usine analogique, comme un haut fourneau ou un avion. L'état du contrôleur change de manière discrète entre les modes de contrôle, et l'état du système évolue en continu selon les lois physiques à l'intérieur de chaque mode de contrôle. Les comportements des contrôleurs pour les systèmes physiques sont souvent soumis à des contraintes en temps réel. Un modèle formel naturel et standard pour de tels contrôleurs est le modèle d'automate temporisé. Dans ce projet de recherche, dans le cadre de la robustesse, nous sommes particulièrement intéressés par la vérification des propriétés de sécurité et de diagnosticabilité sur des automates temporisés pour garantir une implémentation correcte.

  • Titre traduit

    Robustness Analysis for Designing Implementable Real-Time Systems


  • Résumé

    Computer scientists agree on the fact that it is preferable to verify safety-critical software during the design stage before implementing and run- ning them in order to detect potential defects as soon as possible. Experiences show that in this way, one can drastically reduce cost for complex system de- velopment. Automated formal verification has emerged as a promising useful complement to testing; the latter shows the presence of failures without guaranteeing their absence. Real-time systems manifest both discrete and continuous components. A paradigmatic example of such systems is a digital embedded control program for an analog plant environment, like a furnace or an airplane. The controller state moves discretely between control modes, and plant state evolves continuously according to physical laws inside each control mode. Behaviors of controllers for physical systems are often subject to real-time constraints. A natural and standard formal model for such controllers is the timed automaton model. In this research project, we are particularly interested in verifying safety properties and diagnosability on timed automata in a robust framework to guarantee a correct implementation.