Stratégie d'intégration de mémoire non volatile de type « crosspoint » dans la hiérarchie de caches d'une architecture de processeur multicoeur

par Giulio Milici

Projet de thèse en Informatique

Sous la direction de Frédéric Pétrot.

Thèses en préparation à Grenoble Alpes , dans le cadre de École doctorale mathématiques, sciences et technologies de l'information, informatique (Grenoble) , en partenariat avec Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (laboratoire) et de Groupe microsystèmes (equipe de recherche) depuis le 15-10-2018 .


  • Résumé

    Cette thèse porte sur l'utilisation de mémoire non volatile dans les caches des processeurs multicoeurs. Il s'agit de proposer une stratégie innovante d'intégration et de gestion de ce type de mémoire dans la hiérarchie de caches pour améliorer les performances et l'efficacité énergétique des circuits de calcul multicoeurs. Le débit vers la mémoire externe augmentant moins vite que la puissance de calcul des processeurs multicoeurs, la quantité de cache embarquée sur ces circuits ne cesse de croître, au point de représenter jusqu'à 75% de la surface de la puce. De plus, les caches de dernier niveau, qui représentent la majeure partie de cette surface, sont peu accédés et présentent donc une consommation statique élevée. Les mémoires non volatiles (NVM) permettent de répondre à ces deux problématiques car elles présentent une consommation statique nulle et une densité de stockage plus élevée que la mémoire de type SRAM utilisée normalement dans les caches. Plus récemment, l'émergence des mémoires NVM de type « crosspoint » promet une densité d'intégration encore plus élevée. L'objectif de cette thèse est de proposer une stratégie au niveau système et micro-architectural d'intégration de mémoire NVM crosspoint dans la hiérarchie de caches d'un circuit multicoeur existant. Ce type de mémoire présente des problématiques de coût d'écriture élevé dont il faut tenir compte pour optimiser les performances, la consommation et la durée de vie de la puce. L'étudiant aura comme but de fournir un modèle RTL d'un cache intégrant de manière innovante une mémoire NVM crosspoint. L'étudiant doit donc avoir des compétences en architecture des processeurs, en conception RTL et en vérification, ainsi que posséder des compétences minimales en logiciel bas niveau (C, système d'exploitation). Le travail s'organisera en une première phase de bibliographie sur les propositions d'intégration de NVM dans les caches, une réflexion sur les problématiques spécifiques liées à la mémoire crosspoint, une proposition d'idées innovantes pour y répondre, une implémentation de ces idées et une évaluation. La thèse se terminera par l'écriture du manuscrit et la soutenance.

  • Titre traduit

    Strategy of crosspoint non-volatile memory integration in cache hierarchy of a multicore architecture


  • Résumé

    Non volatile memory presents a real opportunity to improve caches performance in a multicore architecture. The goal of this PhD thesis is to propose an innovative approach to integrate and handle this kind of memory in cache's hierarchy to improve both performance and energy efficiency of computing multicore circuits. As the bandwidth to external memory increases slower than computational power of multicore processors, the size of embedded memory caches keeps growing. In present circuits, caches can take up to 75 percent of silicon area. Moreover, the last level cache, which is the bigger, has a low access rate and so has a high static power consumption. We can solve both problems thanks to non volatile memories (NVM) because they have a null static power consumption and provide a higher storage density than SRAM memory usually found in caches. More recently, the emergence of crosspoint NVM promises to deliver even higher storage densities. This PhD thesis aims at exploring new system-level and microarchitectural-level strategies of crosspoint NVM integration in the cache hierarchy of an existing multicore. This kind of memory has a high write cost which must be taken into account while optimizing performance, power and endurance of the circuit. The student will provide a RTL model of a cache integrating crosspoint NVM in an innovative manner. So, the student must be knowledgeable in processor architectures, RTL design and verification, and have minimal knowledge in low level software (C, operating system). The work will consist firstly in a bibliography of existing proposals to embed NVM in caches, then a research of specific constraints of crosspoint NVM, a proposal of innovative ideas to answer these problematics, an implementation of these ideas and an evaluation. The thesis will end by the writing of a manuscript and the PhD defense.